|
7 }$ F4 P' ^2 j, M- v
3 N6 M2 C9 t) W& A1.基极必须串接电阻,保护基极,保护CPU的IO口。
6 S; ?- P3 r6 d4 ]- m/ d3 u. d6 }! }* a4 V9 p3 P* I+ F
2.基极根据PNP或者NPN管子加上拉电阻或者下拉电阻。$ D& r$ H0 `0 i5 L) k+ `( r/ @
9 ~# ?7 U3 w. j+ `1 \% G8 V3.集电极电阻阻值根据驱动电流实际情况调整。同样基极电阻也可以根据实际情况调整。; D( w/ y: o) W& t$ o/ K
7 _; V& Q, F2 m9 ~6 s1 [
基极和发射极需要串接电阻,该电阻的作用是在输入呈高阻态时使晶体管可靠截止,极小值是在前级驱动使晶体管饱和时与基极限流电阻分压后能够满足晶体管的临界饱和,实际选择时会大大高于这个极小值,通常外接干扰越小、负载越重准许的阻值就越大,通常采用10K量级。
- ^$ F0 s' ]8 k1 r: e2 `5 Q1 \
: G9 l4 `4 u O防止三极管受噪声信号的影响而产生误动作,使晶体管截止更可靠!三极管的基极不能出现悬空,当输入信号不确定时(如输入信号为高阻态时),加下拉电阻,就能使有效接地。
6 d0 M; ?( z7 D3 S% w; T9 k
$ F+ v5 a9 i" A特别是GPIO连接此基极的时候,一般在GPIO所在IC刚刚上电初始化的时候,此GPIO的内部也处于一种上电状态,很不稳定,容易产生噪声,引起误动作!加此电阻,可消除此影响(如果出现一尖脉冲电平,由于时间比较短,所以这个电压很容易被电阻拉低;如果高电平的时间比较长,那就不能拉低了,也就是正常高电平时没有影响)!* j( L% W8 q3 q% v2 B9 O: H
! K6 x6 k) U% ~7 T2 v但是电阻不能过小,影响泄漏电流!(过小则会有较大的电流由电阻流入地)( z# l, G# z0 j6 k' L
1 E" ?6 d7 U9 l( Q* D当三极管开关作用时,ON和OFF时间越短越好,为了防止在OFF时,因晶体管中的残留电荷引起的时间滞后,在B,E之间加一个R起到放电作用。
) B5 u; \8 U) h- x+ k
' |1 |- [, B+ A% s$ U% y& J
4 l2 s2 v9 w. f& g1 r: ?4 q+ Y
& G+ s, \6 h `1 g7 M, ]- _ |
|