技术干货,是老工程师花了很多年的时间,在一次次的实践中总结下来的。 说是省下新手约(严谨)365天的试错时间,不过分吧# F8 w3 l8 H7 P e! C( h# R* g
下文顺序:MIPI信号走线相关要求、各类信号布线注意事项
MIPI信号走线相关要求 MIPI总线在目前的移动设备手机/平板的LCD或者Camera应用的十分广泛。
+ Z7 ?6 q/ d& j. `7 {以下是MIPI信号走线规则一些Checklist1.阻抗要求: MIPI的差分线阻抗控制标准是100Ω; 误差不能大于±10%; 走线避免直角,以免产生反射,影响高速传输性能; 6 k( h _- U6 Y" F' X6 ~
2.参考层: MIPI信号线下方一定要有参考层(推荐用地层),且一定要保证参考层的连续性。 即:在MIPI信号线下方的参考层不能被分割或有间隙,不能被其它走线截断 最好是有一整片的地层,如果做不到,至少要保证MIPI信号线下方的参考层比MIPI信号层每边要宽4W以上(W即MIPI信号线走线宽度);
+ M9 b" N+ u1 f+ D8 _ `% W6 G3.等长: MIPI线对之间的长度误差要控制在10mil以内(严格控制等长误差在5mil以内)。 线对与线对之间的长度误差控制在100mil以内; 等长是为了保证两个差分信号能同时到达接收端。 在做等长时,要注意对称性,绕蛇形线时不能太密集,应为4W,等长尽量在焊盘附近解决,以倒角形式来走线,不能随意改变线宽和线距; 5 k' q2 D/ g& |
4.对称性: MIPI线始终保持等长和等距。 对称是为了保证走线阻抗一致,减少反射。对称性不好会使信号失真,导致不稳定或无图;
+ f8 k2 n8 G! a' ^' ?5.等距: 在MIPI走线时,一般要保证DP/DN在走线的过程中保持等距,保证一定的耦合程度,在走线时,线对之间要保持2W的距离;
/ i8 [4 u9 h9 I) Q d- k l3 E. y9 J6.远离干扰: MIPI线对之间要保持至少2W以上的间距,MIPI信号线应远离其它高速、高频信号(并行数据线、时钟线等),至少保持3W以上的距离且绝不能平行走线。 对开关电源这一类的干扰源更应远离。 ; c& V& g# W3 e' G% U
7.过孔: MIPI信号线尽量不要打过孔,如有过孔则线对上的两根线都要有(保持对称性),信号线换层后参考层也要在靠近信号线的过孔处打孔换层。 MIPI差分走线的设计中最重要的规则就是匹配线长,其它的规则都可以根据设计要求和实际应用灵活处理。
* f, k& N- E3 {0 z) ^3 z7 `; m& I% R. u9 w* o2 N/ I$ J
各类信号布线注意事项 1.差分信号高速串行总线的普及,使得单板上差分信号越来越多,对高速差分信号的处理主要有以下布线要求: - 各类差分线的阻抗要求是不同的,根据设计要求,通过阻抗计算软件计算出差分阻抗和对应的线宽间距,并设置到约束管理器。
- 差分线通过互相耦合来减少共模干扰,在条件许可的情况下要尽可能平行布线,两根线中线不能有过孔或其他信号。
- 差分对需要严格控制相位,所以对内需要严格控制等长。
- 为减少损耗,高速差分线换层时可以在换层孔的附近添加过孔。
! Z$ O" d1 Z$ ~- W
) {7 v1 s( D; J& |' V. y3 | D- r$ l9 e9 c/ {* P% t( @3 F
2.高速总线DDR FSB等高速总线的共同特征就是一般都分为数据、地址、时钟、控制、命令等不同种类的信号,并且有相应的时序操作关系。 在布线的时候需要考虑对这些种类进行区分,并了解时序要求进行等长控制。 对高速总线的处理主要体现在以下几点: 1.阻抗控制: 各类总线的阻抗要求略有不同,可以根据设计要求,通过阻抗计算软件来计算出相应的阻抗设计方案。 2.同组同层: 同一组信号需要走在一起,条件允许的情况下,尽量走在同一层,这样使得同一组信号的周围环境也会比较相似,包括过孔的长度和过孔的STUB也是一致的,在控制时序的时候也相对比较容易些。 同时同组同层也是串扰控制的需要。 3.时序等长: 按照时序要求做等长控制。 2 v1 \% |; L& t$ A# ]( b/ H! [3 Y
7 h; q m/ [ I3.时钟线时钟的处理方法也是在PCB布线时需要特别重视的。 有经验的设计工程师会在一开始就理清时钟线,明确各种时钟之间的关系,布线的时候就能处理得更好。 并且时钟信号也经常是 emc设计的难点,需要过EMC测试指标的项目要尤其注意。 时钟线除了常规的阻抗控制和等长要求外,还需要注意以下问题: - 时钟线尽量选择优选布线层。
- 时钟信号尽量不要跨份额,更不要沿着分割区布线。
- 注意时钟信号与其他信号的间距,至少满足3W。
- 有EMC要求的设计,较长的时钟线尽量选择内层布线。
- 注意时钟信号的端接匹配
% m4 _1 t4 K4 x( I 2 V; J, o3 b* b \8 h; e2 m
6 j6 H! e) w; m+ f
4.模拟信号模拟信号的主要特点是抗干扰性差,布线时主要考虑对模拟信号的保护。 对模拟信号的处理主要体现在以下几点: - 为增加其抗干扰能力,走线要尽量短。
- 部分模拟信号可以放弃阻抗要求,走线可以适当加粗。
- 限定布线区域,尽量在模拟区域内完成布线,远离数字信号。
Y( v4 W P% r5 t
8 j( J/ v8 J2 e$ u5.接口信号常见的接口有RJ-45、USB、HDMI等,有高速的也有低速的,在此举一个最常见的接口,网口的处理方式。 在布线方面除了需要遵循高速差分的布线原则外还需要注意: - RJ-45本身接机壳地(保护地PGND),此地平面要从变压器下面开始与单板内部数字地隔离,变压器中间对应的所有层建议掏空。
- 所有外来信号都不得在变压器下方布线,更不允许信号从初、次级中间穿过。
# Z1 {3 \0 m) f 3 m- Y8 `: n( M1 h& G
看到这里,我想你已经开始手痒痒了吧1 c$ X( {; J* l/ a* O
如何?要不要马上打开嘉立创EDA尝试一波?。 
( f- X% Z- N7 k0 D5 P7 H
2 B7 {# Y2 N0 J, _$ b! H. ~/ D仔细阅览后可以再收藏转发哦!好文章要让更多人看到嘛+ Q' |1 H; M) x: o7 F% v
$ g. }( o' R6 f7 B文章名称:PCB走线规则与各类信号布线注意事项 文章作者:攻城狮晨哲 2 E0 c4 E- \- L/ |: b4 r( n
好啦,你还有什么想了解的吗?欢迎伙伴们在评论区滴滴,补充更多干货! 如果你认为有用,就点赞、关注或转发一下吧!
1 z' q* _0 d2 ]9 I1 C' s. V嘉立创EDA出教育版了!!团队协作,布置作业,批量评分,方便管理……
- G# S' H0 U3 \不收取任何费用,国产嘉立创EDA支持高校课程建设,一直在路上!. R1 l; }9 N. b1 _+ ]; m
教育版申请入口0 P# C# `' F7 E' V/ m! t
|