这段VHDL代码该怎么改？（小白一枚）

MC夜雨冷风

library IEEE;
use IEEE.std_logic_1164.all;
8 q: {' L" F2 a/ K6 h4 k, s3 duse IEEE.std_logic_unsigned.all;
use IEEE.std_logic_arith.all;
entity control is
8 K9 a. a, c( p$ t* mport(Q0,Q1,Q2,Q3,Q4,Q5,Q6,Q7,Q8,Q9,Q10,Q11,Q12,Q13,Q14,Q15,Q16,Q17,Q18,Q19:in std_logic;  
# l  e2 b& ~( }/ f6 A     A1,A2,A3,B1,B2,B3,C1,C2,C3,D1,D2,D3 :out std_logic);
3 Y, ]) i# A+ i! r. |end control;
5 `6 |; T  e1 }: P3 ?architecture turn of control is
9 T% p+ m+ ]- |: csignal ai,bi,ci,ei,fi,gi,hi:integer range 0 to 9;
signal di:integer range 0 to 10000000;
) g# A/ ]( Y  ]& h+ ^0 asignal temp_out1  : std_logic_vector(3 downto 0);
signal temp_out2  : std_logic_vector(3 downto 0);
0 A. A7 s# p8 M- R5 L$ A2 Nsignal temp_out3  : std_logic_vector(3 downto 0);
begin
* G: Z) h9 w5 z1 {di<=Q0+Q1*2+Q2*4+Q3*8+Q4*16+Q5*32+Q6*64+Q7*128+Q8*256+Q9*512+Q10*1024+Q11*2048+Q12*4096+Q13*8192+Q14*216384+Q15*32768+Q16*65536+Q17*131072+Q18*262144+Q19*524288;
6 X5 u5 F4 j/ A* q* g* Z; K--把Q0~Q19对应的二进制数转成十进制数，并赋给di
/ v' k. i9 Z) I2 ~" \8 }process(di)
variable a,b,c,e,f,g,h:integer range 0 to 9;
: G2 @0 R9 a  Ybegin
a:=di rem 10;
b:=(di-a)/10 rem 10;
c:=(di-a-b*10)/100 rem 10;
% B; _% t9 ^) N$ x7 _. M. pe:=(di-a-b*10-c*100)/1000 rem 10;
- o# Q# @: U' _9 pf:=(di-a-b*10-c*100)/1000 rem 10;
g:=(di-a-b*10-c*100-e*1000)/10000 rem 10;
4 L! O: V( y5 y: C+ i6 j' kh:=(di-a-b*10-c*100-e*1000-f*10000)/100000 rem 10;
ai<=a;
bi<=b;
& U* ~* k, ]( @ci<=c;
- I& V) O- E* nei<=e;
3 Y  m9 Y* K' l: g/ p1 X7 wfi<=f;
gi<=g;
' `) d, L5 v3 f7 }+ c+ Yhi<=h;
end process;--把di各数位的数字分别赋给ai~hi（个位~百万位）
$ ~7 D# t8 ]$ {5 E6 L9 nprocess(ai,bi,ci,ei,fi,gi,hi)
. R% W" J) L- V# Hvariable a1,a2,a3,b1,b2,b3,c1,c2,c3,d1,d2,d3:integer range 0 to 1;
, u, l/ E9 C2 F5 P+ h) ~2 cBegin
+ r9 [+ P0 Y' x7 n  `0 D  z: pIf (di>990000) then
# {7 `0 h& S5 Z3 h! I  temp_out1 <="0000";
  temp_out2 <="0000";
  temp_out3 <="0000";
- D. H, S% n2 _3 Xelsif (hi>0) then
temp_out1 <=CONV_STD_LOGIC_VECTOR(hi,4) ; --把hi转成二进制，并赋给temp_out1
! z3 o- B3 o/ C6 | temp_out2 <=CONV_STD_LOGIC_VECTOR(gi,4); --把gi转成二进制，并赋给temp_out1
; e3 o' f; E9 b* P& L# y4 _' M temp_out3 <="0101";
elsif (gi>0) then
   temp_out1 <=CONV_STD_LOGIC_VECTOR(gi,4);
temp_out2 <=CONV_STD_LOGIC_VECTOR(fi,4);
8 W! i+ c2 g' Y7 L, B/ ~( L7 C, [ temp_out3 <="0100";
elsif (fi>0) then
( T4 G( M9 v+ u9 Y  V4 z6 W     temp_out1 <=CONV_STD_LOGIC_VECTOR(fi,4);
. L4 n3 V! t* o( W. _( B temp_out2 <=CONV_STD_LOGIC_VECTOR(ei,4);
, n3 ?8 F5 Y; R* W6 o temp_out3 <="0011";
- r  f; b) H, z& melsif (ei>0) then
      temp_out1 <=CONV_STD_LOGIC_VECTOR(ei,4);
) r: e8 r) `6 a2 o    temp_out2 <=CONV_STD_LOGIC_VECTOR(ci,4);
) r( h* O  _/ ?  `. K8 V    temp_out3 <="0010";
   elsif (ci>0) then
       temp_out1 <=CONV_STD_LOGIC_VECTOR(ci,4);
! D8 m+ ?: N" j     temp_out2 <=CONV_STD_LOGIC_VECTOR(bi,4);
% ?% j: {3 m; O+ C# @" o     temp_out3 <="0001";
    else
     temp_out1 <="0000";
0 F' }4 v  e0 u7 i* R     temp_out2 <="0000";
: m8 B7 P2 x. v% Z) J     temp_out3 <="0000";
0 q1 N! c. u  f4 f9 w/ eend if ;
& D  m  `8 G$ Y0 P- C  A1 <=temp_out1(0);
  B1 <=temp_out1(1);
  C1 <=temp_out1(2);
  D1 <=temp_out1(3);                 --第一片数码管的控制端CD4511的输入
5 d5 H# v5 x0 a: d* x; W/ r  A2 <=temp_out2(0);
  B2 <=temp_out2(1);
/ F2 u. }. d: m; C, x) Q1 ]# T7 Q2 L  C2 <=temp_out2(2);
) n& }9 L0 a7 \( y8 A( |  D2 <=temp_out2(3);                  --第二片数码管的控制端CD4511的输入
  A3 <=temp_out3(0);
  B3 <=temp_out3(1);
/ A4 F5 X% H1 [& O3 t5 }  C3 <=temp_out3(2);
* O  E$ J4 r9 ~" y. T  D3 <=temp_out3(3);       --第三片数码管的控制端CD4511的输入
  end process;
  end turn;
#VHDL##FPGA#
* m5 O4 h' C* k# G0 Z: J( h1 d! \



) f, Y4 k6 K/ I- `