这段VHDL代码该怎么改？（小白一枚）

MC夜雨冷风

library IEEE;
+ S: m; a* o1 t8 iuse IEEE.std_logic_1164.all;
4 C. Q" V5 \, x1 luse IEEE.std_logic_unsigned.all;
9 _& W; n5 l( \# wuse IEEE.std_logic_arith.all;
0 E2 z# L/ g" L) Qentity control is
9 m) G0 y' J" o; X3 c; _4 l1 cport(Q0,Q1,Q2,Q3,Q4,Q5,Q6,Q7,Q8,Q9,Q10,Q11,Q12,Q13,Q14,Q15,Q16,Q17,Q18,Q19:in std_logic;  
3 @& A% y- i% V, Y* `0 ?     A1,A2,A3,B1,B2,B3,C1,C2,C3,D1,D2,D3 :out std_logic);
end control;
# ^: u: V' Y$ V; varchitecture turn of control is
signal ai,bi,ci,ei,fi,gi,hi:integer range 0 to 9;
8 t# m6 |0 C4 s% B2 isignal di:integer range 0 to 10000000;
  H; ^5 \7 j; W: `4 Ssignal temp_out1  : std_logic_vector(3 downto 0);
signal temp_out2  : std_logic_vector(3 downto 0);
; z! a$ q# f( x) l1 W- t* U# Ssignal temp_out3  : std_logic_vector(3 downto 0);
7 ^3 S4 S% f6 z& s  Ibegin
! U5 h, v! ]3 ?6 y& H% [- sdi<=Q0+Q1*2+Q2*4+Q3*8+Q4*16+Q5*32+Q6*64+Q7*128+Q8*256+Q9*512+Q10*1024+Q11*2048+Q12*4096+Q13*8192+Q14*216384+Q15*32768+Q16*65536+Q17*131072+Q18*262144+Q19*524288;
--把Q0~Q19对应的二进制数转成十进制数，并赋给di
process(di)
4 t8 Z3 \7 S' ]# B5 e% \variable a,b,c,e,f,g,h:integer range 0 to 9;
begin
  b4 K6 [; o. V; X) Ua:=di rem 10;
9 e5 ~. h- Q0 H9 wb:=(di-a)/10 rem 10;
c:=(di-a-b*10)/100 rem 10;
e:=(di-a-b*10-c*100)/1000 rem 10;
* m! m7 h2 C/ D* {f:=(di-a-b*10-c*100)/1000 rem 10;
g:=(di-a-b*10-c*100-e*1000)/10000 rem 10;
h:=(di-a-b*10-c*100-e*1000-f*10000)/100000 rem 10;
! l* |" n8 e! [5 V7 M9 V; pai<=a;
- _2 I" Z. u' t6 T1 _0 hbi<=b;
" N" U5 ^5 T: l4 vci<=c;
$ r! k# O7 K3 F7 @1 S3 Qei<=e;
2 p5 w2 l9 _8 t& Y- n3 Zfi<=f;
gi<=g;
hi<=h;
1 U  a& k! O7 x" z9 Z. i; k1 \7 uend process;--把di各数位的数字分别赋给ai~hi（个位~百万位）
) p, `7 F6 H+ z& S. Eprocess(ai,bi,ci,ei,fi,gi,hi)
$ `* U! Q% V* c5 @7 c5 j3 Hvariable a1,a2,a3,b1,b2,b3,c1,c2,c3,d1,d2,d3:integer range 0 to 1;
. g& A9 ?- N/ R6 T1 P) P% V+ pBegin
1 x. O1 E4 W- M5 _4 uIf (di>990000) then
0 p0 e6 {" F' ~% O  temp_out1 <="0000";
  temp_out2 <="0000";
2 @9 v6 D9 J) M  temp_out3 <="0000";
) k% T0 o% r( ^2 ^" t7 T7 k+ _elsif (hi>0) then
. C; ?) h$ e4 g+ t6 \; O. ^ temp_out1 <=CONV_STD_LOGIC_VECTOR(hi,4) ; --把hi转成二进制，并赋给temp_out1
temp_out2 <=CONV_STD_LOGIC_VECTOR(gi,4); --把gi转成二进制，并赋给temp_out1
temp_out3 <="0101";
elsif (gi>0) then
   temp_out1 <=CONV_STD_LOGIC_VECTOR(gi,4);
temp_out2 <=CONV_STD_LOGIC_VECTOR(fi,4);
temp_out3 <="0100";
elsif (fi>0) then
. g- Z9 [) E* _+ \& {  y     temp_out1 <=CONV_STD_LOGIC_VECTOR(fi,4);
) O. b  m" k2 F. s5 b temp_out2 <=CONV_STD_LOGIC_VECTOR(ei,4);
/ i9 p. T. [6 c& c, d3 V' H temp_out3 <="0011";
* s5 J1 M8 n1 f: O" f2 K; a$ V3 Y3 Celsif (ei>0) then
( X3 H& t0 _9 f/ K- Z      temp_out1 <=CONV_STD_LOGIC_VECTOR(ei,4);
2 L4 X, k6 f) ~' A6 f, Z    temp_out2 <=CONV_STD_LOGIC_VECTOR(ci,4);
    temp_out3 <="0010";
, a+ h  @5 C! N5 H) W+ q   elsif (ci>0) then
$ Z# ?. A! q, u0 m% o, D       temp_out1 <=CONV_STD_LOGIC_VECTOR(ci,4);
     temp_out2 <=CONV_STD_LOGIC_VECTOR(bi,4);
     temp_out3 <="0001";
4 ?1 r) `" q; C6 [% v, g    else
! e; G( F  [8 g' Y0 f% n     temp_out1 <="0000";
  l$ e/ q) P5 q     temp_out2 <="0000";
0 D+ N: i! m4 X7 d- N: Y     temp_out3 <="0000";
end if ;
' ]# `. R$ ~4 d4 L* v* F. [  A1 <=temp_out1(0);
  B1 <=temp_out1(1);
  C1 <=temp_out1(2);
, L, G& l; U9 T- w' m/ O" r# e& m  D1 <=temp_out1(3);                 --第一片数码管的控制端CD4511的输入
  A2 <=temp_out2(0);
  B2 <=temp_out2(1);
  C2 <=temp_out2(2);
  D2 <=temp_out2(3);                  --第二片数码管的控制端CD4511的输入
. {1 v, E! x0 j# c# V% s  A3 <=temp_out3(0);
+ p2 k4 ]  e, z" x  B3 <=temp_out3(1);
) `6 A' T$ V* z$ T  C3 <=temp_out3(2);
  D3 <=temp_out3(3);       --第三片数码管的控制端CD4511的输入
. v6 R; f1 p! k$ X1 v  end process;
# l0 W4 J! ^, o& C$ r+ U$ k  end turn;
6 @5 r2 \0 a9 |: @8 {; M; o#VHDL##FPGA#
/ p6 K" n$ D/ S1 o9 [' O3 j

+ k% z/ {9 j* z4 @. I
& \3 l2 d6 o- w- z2 R

' R' M) p! Q9 T* S) }