基于FPGA的9999秒倒计时

天字：一：号

一个基于FPGA的秒倒计时设计，数码管显示9999后，自动进行秒倒计时。有复位按键开关，任意时刻按复位按键开关，又从9999开始。电路实现功能分析：能让数码管显示4位数，能让4位数每秒减1. 应该怎么写？求各位大神告知！

xiang18

这个应该主要就是编程啊，还能怎么写

MC夜雨冷风

除了点亮数码管，功能逻辑就两句话啊，第一句复位给数据赋值9999，否则数据减一，减到0又从9999开始

F1F2F3

module jsq(CP,RDN,tmp,D);
$ L, f6 L" @2 W( n$ Z! ~& D5 Dinput CP;
input RDN;
output[6:0] tmp;
output[3:0] D;
reg[3:0] D;
( }8 R/ m6 r1 _+ t7 a) a9 s$ Oreg[4:0] T1,T2,T3,T4;
# ^7 `) x* K3 I! I7 ?# R/ N( treg[6:0]  Y;
reg[31:0] CNT,CNT1;
reg  CP1,CP3;
5 I( c1 [# m4 V9 U7 }( m) i* treg [6:0] tmp;
1 ?8 i, L. }2 F5 Hreg[3:0] c;
reg[15:0] A;        
9 C8 m2 {0 y, W+ ralways @(posedge CP)                  
0 N7 D. N9 q6 o, S' R  begin                                                                              
- Y% j+ u1 B5 m. n        if(CNT<24999999)  CNT=CNT+1;
       else begin CNT=0;CP1=~CP1;end      
  if(CNT1<2499) CNT1=CNT1+1;
8 d9 N% ?& D& J1 K  q; B        else begin CNT1=0;CP3=~CP3;end      

5 {0 ]3 Z/ }0 f8 b. n+ P  end
0 Q" X+ T- s' p
  always@(posedge CP1)
" o: C7 P% U3 i6 t. r4 {      begin
      if(~RDN) A=9999;
   else A=A-1;
% c+ G: w* }" e9 r- B' y+ w  T1=A/1000;
  T2=(A/100)%10;
+ L# T- ^* A0 l0 Q; }9 N  T3=(A/10)%10;
  T4=A%10;
# C9 E9 G% z5 b) B6 q6 m" w2 L   end
  always@(posedge CP3)
   begin
+ X, o- ~: Y3 h* v( ~begin
# \% I. p7 K) L( L5 G) u* m  if(~RDN)  c=0;
   else if(c<3) c=c+1;
+ ^+ r6 h! g9 ~7 y8 h' G; L- g else c=0;
case(c)
0:D='b1110;
1:D='b1101;
2:D='b1011;
3:D='b0111;
/ {3 [& n2 x6 l endcase
  end
  begin
case(D)
2 p) v+ t0 |) ^$ E: O# a2 \+ u  'b0111:tmp=T1;
4 n- j" T* w2 \* z  'b1011:tmp=T2;
  'b1101:tmp=T3;
6 x. K+ @3 R' }, ]. Q( i) a  'b1110:tmp=T4;
. [% a3 P6 B. m# L( O  endcase
end
/ a7 [1 l0 h$ \ begin
) w: L. p0 L) o* k, i case(tmp)
       0:Y<=7'b000_0001;
1:Y<=7'b100_1111;
2:Y<=7'b001_0010;
& e+ ]5 z' C1 l& H9 c/ Q 3:Y<=7'b000_0110;
$ j' V. z0 f4 {& q+ y$ P, H 4:Y<=7'b100_1100;
4 N/ A1 Q0 k9 T* E  U/ [ 5:Y<=7'b010_0100;
6:Y<=7'b110_0000;
7:Y<=7'b000_1111;
8:Y<=7'b000_0000;
9:Y<=7'b000_1100;
  default:Y<=7'b000_0000;
9 t8 Z2 {+ N3 Y    endcase
end
end
  
endmodule