|
作者:一博科技7 c% b/ Y5 g. @5 |/ V \
0 g7 }% {) n7 [4 H. V z前面高速先生团队已经讲解过众多的DDR3理论和仿真知识,下面就开始谈谈我们LATOUT攻城狮对DDR3设计那些事情了,那么布局自然是首当其冲了。
6 c' i& ?% z9 o& v- T' ?7 P7 L4 B0 p* y- |
对于DDR3的布局我们首先需要确认芯片是否支持FLY-BY走线拓扑结构,来确定我们是使用T拓扑结构还是FLY-BY拓扑结构.。$ U! h( M3 l' X3 Y* z P
3 X' l: b. T$ j- d3 @- Q! ^+ ~常规我们DDR3的布局满足以下基本设计要求即可: % M* ]7 r4 |0 |" @5 T& Z1 s
& |& @& o f- `9 Z- e! n1 R1.考虑BGA可维修性:BGA周边器件5MM禁布,最小3MM。
' D4 q& N* M% ^/ I2.DFM 可靠性:按照相关的工艺要求,布局时器件与器件间满足DFM的间距要求;且考虑元件摆放的美观性。
( K2 z9 Z, W1 y8 y; J4 ?3.绝对等长是否满足要求,相对长度是否容易实现:布局时需要确认长度限制,及时序要求,留有足够的绕等长空间。
3 d& S! w" e' R4.滤波电容、上拉电阻的位置等:滤波电容靠近各个PIN放置,储能电容均匀放置在芯片周边(在电源平面路径上);上拉电阻按要求放置(布线长度小于500mil)。 * ~1 R) y7 w8 A- q) [& z
注意:如有提供DEMO板或是芯片手册,请按照DEMO板或是芯片手册的要求来做。
0 u, B+ `" v# Z) t, n / u ?- c8 Q: z+ P) \, {" E
1.滤波电容的布局要求
6 ?: v! v0 M2 M. T, N ; I. w: u7 C9 p( F k# ?/ Z
电源设计是pcb设计的核心部分,电源是否稳定,纹波是否达到要求,都关系到CPU系统是否能正常工作。滤波电容的布局是电源的重要部分,遵循以下原则: ! w9 k# ]% `8 s0 o t8 X& \
" q. Q' z5 w' G6 b" S# s( sCPU端和DDR3颗粒端,每个引脚对应一个滤波电容,滤波电容尽可能靠近引脚放置。
3 A4 N# k/ \6 J/ y# v1 k K1 D线短而粗,回路尽量短;CPU和颗粒周边均匀摆放一些储能电容,DDR3颗粒每片至少有一个储能电容。
) p8 E+ b9 [2 w( ^6 `
/ Z/ A) T4 t& H- T% X: ?
& a; @% D0 _( L6 v) H" G 图1:VDD电容的布局(DDR颗粒单面放)
1 R! Q) {7 l$ l& A. k' f$ T& G
( A. l6 q8 ]: F* a3 r! |如图2所示:VDD电容的布局(DDR颗粒正反贴) 5 p$ N/ @0 w# V) S
DDR 正反贴的情况,电容离BGA 1MM,就近打孔;如可以跟PIN就近连接就连接在一起。
! V6 S! u) q. ?6 z, a3 t1 j! d7 `/ @+ y* g2 b4 |/ U
2.VREF电路布局 K0 x( k# G, p( d9 L: r
在DDR3中,VREF分成两部分: 4 E. J, I1 P. S r. E1 I" b) o" z+ Q
5 Q# I7 `, f: G3 u8 W一个是为命令与地址信号服务的VREFCA;另一个是为数据总线服务的VREFDQ。 3 m/ P, Q9 {. K
在布局时,VREFCA、VREFDQ的滤波电容及分压电阻要分别靠近芯片的电源引脚,如图3所示。
k+ h9 z. X. _' F( W. J8 E: ]' z1 g: R/ [6 [
I. ~/ _$ \' I; J9 v& W图3:VREF电路布局 & C" P O F5 v7 [, V
6 I w! A8 z, C1 V6 G
3.匹配电阻的布局7 }& p0 S7 V" w% E4 P
: f4 ^0 A9 x; z: d3 W为了提高信号质量,地址、控制信号一般要求在源端或终端增加匹配电阻;数据可以通过调节ODT 来实现,所以一般建议不用加电阻。
0 ?3 a ?, F5 m- v$ X& P: [- e0 k. D: t7 z
布局时要注意电阻的摆放,到电阻端的走线长度对信号质量有影响。2 J$ c; c- l/ U; C& k0 p% _: i% t
- @* h! h* _- f0 ]* Y布局原则如下:
; I, n `9 H) U# z5 E$ I1 f" |% W8 @
对于源端匹配电阻靠近CPU(驱动)放,而对于并联端接则靠近负载端(FLy-BY靠近最后一个DDR3颗粒的位置放置而T拓扑结构是靠近最大T点放置)" g; h# n0 z7 y' X$ ^
5 i" ^# [3 D4 p) r0 o下图是源端匹配电阻布局示意图;
# @& T1 e8 f/ Z, b
0 G* A$ g6 ?0 {& G0 z% g/ y" b4 F, G$ W8 S0 n5 F1 }" W
图4:源端匹配电阻 * X' m, |3 m. K3 a
: X7 d; B6 H E0 l% A" W4 E8 W图4:并联端接
% v! T9 J$ @! `' ^
7 t" h6 T7 I# g而对于终端VTT上拉电阻要放置在相应网络的末端,即靠近最后一个DDR3颗粒的位置放置(T拓扑结构是靠近最大T点放置);注意VTT上拉电阻到DDR3颗粒的走线越短越好;走线长度小于500mil;每个VTT上拉电阻对应放置一个VTT的滤波电容(最多两个电阻共用一个电容);VTT电源一般直接在元件面同层铺铜来完成连接,所以放置滤波电容时需要兼顾两方面,一方面要保证有一定的电源通道,另一方面滤波电容不能离上拉电阻太远,以免影响滤波效果。
4 m5 K9 W8 j9 x; Z) V6 b
( Z* ~& i$ H4 `$ C
1 N7 i1 z; ^) p) O- m. L3 {& T+ r图5:VTT滤波电容
0 m$ h4 }; C) S
Q2 d- _) o1 a) Q' u" R; M" |; KDDR3的布局基本没有什么难点,只是要注意诸多细节之处,相信大家都已经学会。: o Y3 k% m) C. B. k
( f3 W0 Z! f7 P
6 V$ ?6 H6 z. c5 s& j; P |
|