作者:一博科技高速先生成员 姜杰 设计组有个小伙子叫小博,入职刚满一年,今天收到了公司发来的暖心邮件。
' R: h' A! ]5 i+ z, {! J/ Q ] 他却高兴不起来,因为昨晚收到了一封电源仿真结果的邮件:自己独立接手的第一个设计任务,到了投板的节骨眼,直流压降有问题。
! q- }2 e5 a6 N5 W& u6 _正可谓:
& V7 b4 N; C# d# H& @* R曾因压降夜难寐,犹为阻抗困愁城。
2 _# |8 V6 N# A+ Q+ K) u世间无限丹青手,一片忧心画不成。
0 \% D2 E R; D+ f4 e" U小博一夜难眠,一大早就来求助高速先生。 , E* t ^3 U7 Z7 e
看着小博急切又期待的眼神,高速先生认真查了下板,最后给出的建议是,问题不大,不改平面不加层,动动走线就能行。小博半信半疑……
+ U6 [0 V4 t! V! _. Q8 ?6 w电源的直流压降,作为衡量电源性能的一个重要指标,用电芯片端的要求通常会以电压百分比的方式给出,例如下表的DDR5的VDD,直流压降要求为-3%~+6% , R8 K' u6 D8 S$ Y1 R+ G
不过,越来越多的芯片手册直接对电源路径的直流电阻提出要求,以DCR(Direct Current Resistance)阻值的形式给出。" l3 ? k5 E% Y; f' |
1 }! C0 W* [% Y6 A
! X6 g% Z) W9 q+ X再来看看小博遇到的这个电源,电源电压0.85V,用电芯片端的压降要求:-1%~-+1%.
/ e* t/ [9 I" J' p原设计文件的仿真结果如下:VRM输出916mV,到达用电芯片的电压为833mV,不满足压降要求。
2 K, W d4 r7 e4 ]6 x8 K8 H( u! a7 m- ]
: G& ?5 E: i' P" t$ `5 }! l9 A* {. y
此时,电源DCR为2.66mΩ。
$ P0 X# {. \+ f1 v, K, S9 f& d) s! k# j1 n) O; _ e
, i" q4 {9 e9 |+ v; D
按照高速先生的建议,微调走线后,用电芯片的电压增加至846mV。
- x! B- z Y6 V8 Z/ b5 F s8 M 结果竟然达标了!小博惊掉了下巴,这……, f5 |5 m4 e. L3 {( e
_/ l/ w/ E) c/ l( T7 q& o
& l# a8 k( D: h F, B6 n电源DCR却保持不变,仍然是2.66mΩ# O1 ]* ~& H# F/ W; C9 E: b( U
/ w, S$ E1 k- V" ]" q
# `& G0 j+ _* V2 b& |) l6 n+ S修改前后的电源通道完全没有变化,电源DCR均为2.66mΩ,可是用电芯片端的电压怎么就神奇的抬起来了呢?玄机就在电源输出的变化。$ `9 C/ |1 H' P) X4 [1 @$ L! H c
修改前,VRM输出916 mV。# V4 g1 F. {6 i0 f% w$ U
4 _* w) g6 T2 r4 ^0 o) G
( J% u6 D: k7 ?修改后,VRM输出增加至929mV。7 e0 I/ @. W9 X7 n1 i1 ~7 g
w# L6 s/ {+ h1 E! ]8 S
. X7 b& I. b0 f) ^0 r
VRM输出电平抬高,电源路径压降不变,用电芯片端的电压可不就水涨船高嘛。
V% e7 C" N' |, g( M' b; ?有经验的layout攻城狮应该已经猜到了小博的问题出在哪了。) a) w0 x' z+ p. N( [2 ?) U; X a8 D
6 Q+ F; A6 A# W, V% Q- {; O6 D+ Q3 u; ^( A- J5 }
没错,由于经验不足,小博原设计的电压反馈点设置在了近端,太靠近VRM。
& e V1 ^ J* s' X( Q! Z 为了抬高VRM的输出电平,高速先生建议将反馈点调整至远端,修改后的版本如下,靠近了用电芯片:4 g1 j' x$ o7 R( p$ [" l
t5 ]9 x! B9 R! z2 l7 G
! I- F0 H( N# D) f* j
仅通过调整VRM的电压反馈走线,不涉及电源平面和层叠的修改,就能让用电芯片的电压满足要求,简直是懒人福音,不过,前提是VRM有电压反馈的功能,而且,电压输出调整幅度也有一定的范围,不能任性。
J# e4 L' `. ^9 n3 T0 h与电压百分比的方式相比,有些芯片手册对电源DCR提出要求也有它的道理,它可以更加直接的反映电源通道本身的参数。作为电源通道的重要组成部分,电源平面可以视为方块电阻,而方块电阻的阻值与面积和厚度有关,因此,DCR的大小也与铜皮的有效面积和厚度有关系。
2 b1 e) h% C p- Y! B$ d1 L' t这里可以再做个仿真对比,说明DCR的变化对电源的影响。还是使用上面的仿真文件,为了简化问题,删除了电压反馈线,VRM输出电压将保持为0.85V,对比不同铜厚带来的变化。按照当前的电源平面和层叠设置,直流压降仿真结果如下:
) m- N/ s1 X2 n 因为通道没有变化,电源路径直流压降仍然是83mV,电源DCR也保持不变,2.66mΩ。
5 d& K4 @2 N! A0 G- h- \! j0 Q我们把电源平面的铜厚由1oz增加到2oz,其它不变,再来看看仿真结果: . I) R; I0 q3 u/ t. y& Z4 L( s
由于电源平面的铜厚增加,电源DCR由2.66mΩ减小到2.48mΩ,直流压降也从83mV降低至76mV。由此可见,电源通道本身的优化确实可以减小DCR,进而改善压降。
$ D) D9 p& Z# a0 Z% }9 |8 x% [经验丰富的攻城狮都知道,在单板设计后期改动电源通道耗时费力,因此根据压降和通流要求提前规划电源就显得格外重要。当然了,走弯路也是学习的一种方式,虽然效率不是最高的,但是,一定是记忆最深刻的,小博应该深有感触。* V0 Z' x" ^2 P* L4 J h
|