Allegro-谢一汉-第五次作业1片SDRAM模块设计

555定时器 · 发表于 2022-11-2 12:05:38

单端50欧姆阻抗，四层板的话走5~6mil是够了，但其他多层板走多少还需要计算

在做延迟等长（跟差分对间差不多）的时候，如果线（整组）太长，有空间缩短就缩短
因为是类似多组信号线的形式去走，故线间距不跟差分对间间距的5W一样
过孔对齐，方便走线
大电容给整版滤低频，小电容滤高频，故电源先经过大电容再到小电容再到IC
等长设置把最长的线设置为目标线
这里绕等长的时候没看见老师采取“哪引起不等长哪绕等长”思路去绕等长，而是“哪有空间哪绕等长”
同时布线要紧凑，不留多余空间
根据20H原则电源层（PWR03）要比地层（GND02）内缩20倍的间距，但实际上板厂在生产（以嘉立创1.6mm7628板材）四层板的时候，L2与L3之间的Core（介质）厚度为40mil，那么要内缩20*40=800mil吗，这是不合理的，所以实际电源层比地层内缩40mil即可