黄子恒-20 常用存储器设计-1片SDRAM的PCB设计作业

62de1a960a1ee · 发表于 2022-12-13 23:43:07

之前感觉还行，线一多起来就感觉很难去布置得很美观，还需要在打孔换层的位置和布线经验上加强

凡亿陈柳 · 发表于 2022-12-16 15:43:41

D0-D7和LDOM 9根数据线走线需要同组同层

注意等长线之间需要满足3W规则

走线需要从焊盘中心出线

此处一层连通无需打孔

等长没有达到目标值

62de1a960a1ee · 发表于 2022-12-21 19:22:57

修改了同组同层的问题，调整了等长、删除过孔，调整了线距

总结：有的线距因为一开始整体位置限制，导致调整、移动的空间较小，需要汲取教训

[作业已审核] 黄子恒-20 常用存储器设计-1片SDRAM的PCB设计作业