黄子恒-21-常用存储器设计-2片SDRAM的PCB设计作业

62de1a960a1ee

总结：

本次作业学习到了地址线和时钟线的等长技巧，L1+L2的等长方式
本次作业周期脱得比较长，后续需要多利用琐碎时间抓紧学习。
辛苦老师指正，感谢~

凡亿刘老师

顶层可以直接连接无需扇孔：



电源管脚可以内层铺铜进行连接：

GDN板上也并未连接：

此处匹配长度网络组只分组地址控制时钟，并未数据线等长组：

注意地址控制时钟以及数据等长线之间保证3W间距：


没到位的自己检查控制出来。

注意等长GAP尽量等于3W长度：

并且注意咬合等长，美观以及节省空间。

注意数据现在去等长分组设置误差下。