刘旗_两片DDR_T点设计

europe2016 · 发表于 2023-2-15 17:27:31

本帖最后由 cesc 于 2023-2-17 14:53 编辑

您好

老师
附件里面是两片DDR_T点设计，请查收！

cesc · 发表于 2023-2-17 14:42:25

cpu距离DDR太远了一些，实际做项目的时候，没有这么多空间

cesc · 发表于 2023-2-17 14:46:49

间距有点太近了，DDR信号线之间尽量保持3W间距

cesc · 发表于 2023-2-17 14:48:29

差分换孔的位置加回流地过孔

cesc · 发表于 2023-2-17 14:53:18

这个电源走线环路太大了调整下

cesc · 发表于 2023-2-17 14:53:46

其它没什么问题

europe2016 · 发表于 2023-2-20 16:32:49

cesc 发表于 2023-2-17 14:53
这个电源走线环路太大了调整下

老师，这个走线可以从第5层(GND)层走吗？

[作业已审核] 刘旗_两片DDR_T点设计