|
作者:一博科技
# \7 A* X% F# G' Q/ l, J
9 y: ~' @, c3 Q% ~5 Q“你们会做测试夹具吗?” z3 p n% h1 o5 N; q9 ?; v
" |8 @! ~( f- \0 V' C- C2 k- j) l听到客户在电话那头说的这句话,小陈愣了一下,不禁想起了发生在不久之前的另一段对话:* i/ x" p- [4 K/ s
5 ~- G6 p8 Y c% F9 Z3 K" B/ M“你会做层叠吗?”4 K" O5 I7 D. _1 y& ^
) S$ e5 W- \" M& ?( [4 g“会”" b8 x1 B# D$ d# O& t
% n. u1 v# p; W% {“嗯”- `1 ?( L2 Q6 w: g
% u1 S4 L) T& f/ v! Q2 ]5 X••••••
6 N4 Y9 L* U# C% ^5 N0 s2 `
# U, I6 r5 D' @8 R聊天聊到这突然就聊不下去了,这样的问题确实不好回答,到底怎么样才叫是会呢?) C) k9 }: _0 A' t6 G ]- n
3 S% | _. r( }, A! M6 P
有一天,小明新接到一个项目,要求是性能优先不计成本,主芯片是1.0mm pitch、45*45的BGA,有许多高速串行信号,通过板边的连接器连接至背板。
# \6 {. [- f2 T$ J* Q
8 Q0 G$ O; ^* p+ A他数了数,BGA大概需要8个走线层才可以把所有走线扇出;信号需要规避串扰,嗯,每一个走线层旁边都双边地平面;9 x6 M+ N( g. M$ q8 T0 J! G. K3 |
; }* `1 m9 {7 Y: X7 H5 k. |芯片电源较多,至少需要两个电源层,core电源的电流也较大,载流也是需要考虑的对象,那电源那儿就是用2OZ的铜箔吧;
+ M; ~+ U' T/ X) C8 ^+ J7 V* o# d' h, A" p) f9 Q/ w0 l) q
高速信号损耗是一个问题,咱上高速板材;5 ^/ ~1 y. W, w- v9 ]! }/ t- Y
' S8 v' n6 [- K1 N+ }. }考虑了介质损耗之后还需要考虑导体损耗,走线不能太细,可是两边都有地,又要保证阻抗,那只能让两边的地远一些了,都使用两张1078的PP/core,让两边都做到6mil左右,这样就可以保证走线的宽度有5-6mil了,同时还避免了单张布造成的玻纤效应,简直一举两得。; m* C" r) _; i
$ M0 K* A- Q6 @5 O1 s( {
高速走线还怕stub的影响,听说当前工艺可以将背钻的stub控制在8mil以内,所有高速走线都背钻就行了。4 x5 p+ K1 J) {$ `. ?9 |8 l
8 k* F: O, S/ u& Q+ r6 K这样一算,差不多是22层板,板厚在3.8mm左右。
3 z) L& o6 j7 j( Q7 ^8 ` a, {; W) \- }: h- h3 I# O
当小明辛辛苦苦的将pcb设计完成,发现了这样一个问题,板边连接器的保护长度是1.2mm,意味着3/5层的走线背钻后连接器无法连接,如果背钻至保护长度之外,第三层走线又可能会留下40mil左右的stub。
% O8 a3 P9 J; D( [5 L8 [! @- Z$ V9 o
小明一咬牙,不是不计成本吗?那我再加4层,高速走线从第7层开始走,这样stub问题就解决了,只是板厚变成了4.5mm。. ]9 f* z( `( @/ t
8 b& @) g3 X. b+ J- V此时PCB板厂跑出来了说:“小明啊,这个4.5mm的板厚,你看你打的都是10mil孔径的过孔,厚径比都达到18了啊,量产的成品率很低,咱做不到啊,你看是不是能换成14mil的过孔?这样厚径比13,成本也低点是不?”6 b- ~6 {$ r4 e
9 A8 N: |/ i& Q, W, D+ w小明正准备将所有的过孔change一下,仿真组的同事又跑出来了:“明工,咱们不能换啊,用14mil的过孔的话差分阻抗就只有70多了啊,孔又这么长,信号跑不通啊!”/ l9 e* E+ ]$ ^1 f0 S9 i: Y
* m+ G/ Q+ R3 j T5 F8 S7 Q而当小明还在烦恼的时候,材料厂家讪讪地笑了一下:“明兄,咱们材料的可加工性其实还是不错的,不过4.5mm的板厚,BGA的fanout区域容易爆板啊”
+ h! N7 o: Q- P6 ]" _: y4 g
; @7 b2 u1 O% B8 _4 W2 ]小明,卒••••••5 w$ ^7 e% _* N
4 N% d, `; [! u; R) m看似系统地一条一条教真的能让人真正理解吸收吗?还是要在不断的试错中不断思考,才能慢慢积累经验,直到“会”呢? |
|