|
module nums(input [1:0]a,output reg [3:0]n);& l9 d0 T6 }, ^7 E4 ^9 r
always@(*)begin0 H5 v4 R6 G* J( O5 q1 e% N n
case(a)% Y _9 S9 L! {6 P
0: n=4'b1111; \' m2 Y1 |& N% m% w$ y: ~
1: n=4'b1010;, Z. B1 S* H3 J8 [
2: n=4'b1110;9 j: G5 P* V" w6 y& T7 W
3: n=4'b1001;: Y6 ^$ w& e' v% I5 y
default n=0;+ Y) b+ C4 V* Q) a6 q$ \: N! D3 \8 t# m
endcase: M. `; k+ q' I8 j8 [. X
end; G! I, e0 l& R; G
endmodule
& c3 [0 |$ D/ T
7 x, X% F) W1 I6 q% X' a0 |8 E! u+ d# U" a. _3 N
module top (input k0,input k1,output [3:0]leds);& K- j1 J: O9 j6 c% }4 K B
wire keys[1:0];$ A% p' i! {9 x7 Q0 y+ E
wire led[3:0];/ T7 v+ w3 G) x
assign keys[0]=~k0;
3 K3 {0 _! U% k$ rassign keys[1]=~k1;6 U: S: h* }! k; k* _7 I) t
nums(keys,leds);+ S* [3 W3 s! s& Z# N5 g; z5 ~) R
endmodule |
|