|
一片SDRAM设计要点:1数据线低,高八位各9根,且同组数据线在同一层布线,等长且误差控制在50MIL内,与地址线保持15-30MIL距离;
2地址线等长控制在100MIL误并,有串阻的两端相加与单根做等长,
3时钟线R46两端如何做:先保证R46两端与地址线等长,误差100MIL,
再保证从U1.T3端至R46.1端+R46.1端至U6.38 =R46.1端至U1.T4 的两端管脚对长度相等。误差控制在5MIL内。
4规则设置线距保持3W原则。也就是5MIL线宽,中间保持2个5MIL线距,个别地方如CPU 扇出孔间过线无法保证。
|
|