作者：一博科技4 n" }( c4 P( w% {- k
1 s, {: e) R% ^. |
这次要谈到的话题是DDR的线长匹配，这个大家再熟悉不过了。回顾一下，总体原则是：地址，控制/命令信号与时钟做等长。DQ/DM信号与DQS做等长。为啥要做等长？大家会说是要让同组信号同时到达接收端，好让接收芯片能够同时处理这些信号。那么，时钟信号和地址同时到达接收端，波形的对应关系是什么样的呢？我们通过仿真来看一下具体波形。0 E8 _9 @6 s# S6 B5 J
+ i8 t) Q; z' k0 ~* p( p
建立如下通道，分别模拟DDR3的地址信号与时钟信号。- F" }4 L" w# c
, u5 l2 |! J: L0 d0 ~
图1 地址/时钟仿真示意图 % J, ~$ ?$ z# l6 m, {
9 c2 t9 f2 V8 m' U% E: u
为方便计算，我们假设DDR的时钟频率为500MHz，这样对应的地址信号的速率就应该是500Mbps，这里大家应该明白，虽然DDR是双倍速率，那是指数据信号，对于地址/控制信号来说，依然是单倍速率的，我们在仿真时，地址/命令信号与数据信号的速率也是应该分开设置的，大家在设置信号速率时应该注意。下面来看看波形，在地址与时钟完全等长的情况下，地址与数据端的接收波形如下图2：红色代表地址信号，蓝色代表时钟信号。
4 b9 r2 R7 @* k" t
2 t6 `. i* k9 }' ], E# Q图2 时钟信号与地址信号波形 * i0 J( |! `1 W
& T7 N2 G& F, c- J0 |# d0 E
上面的波形我们似乎看不出时钟与地址之间的时序关系是什么样的，我们把它放在眼图中，时序关系就很明确了。这里粗略的计算下建立时间与保持时间。如下图
9 T9 I! l, S( g0 D+ ?8 V& H% _
9 C! C( _- a: `4 ^4 Q) S图3 时钟信号与地址信号波形
( V9 Z, C$ m( B' N7 F6 [( l
6 L* n9 {4 [# o9 Q4 ~2 L8 n由上图3.我们可以知道，该地址信号的建立时间大约为983ps，保持时间为1ns。这是在时钟与地址信号完全等长情况下的波形。如果地址与时钟不等长，信号又是什么样的呢？仿真中，我们让地址线比时钟线慢200ps，得到的波形与眼图如下：0 a# x1 t( k$ x
; {- T$ x8 I1 _- y( T9 I& t
图3 时钟信号与地址信号波形
4 l! \ k5 I& N$ ?# G, a
3 N) [& a! j" L4 t" U8 D8 \图4 时钟信号与地址信号波形
2 o3 y: a9 |* T8 T: M' A/ Y# I0 A
由上图可知，在地址信号比时钟信号长的情况下，保持时间为780ps，建立时间为1.2ns。可见，相对于地址线与时钟线等长来说，地址线比时钟线长会使地址信号的建立时间更短。同理，如果时钟线比地址线长，则建立时间会变长，而保持时间会变短。
& v! g+ C4 j, D/ `" ?+ w+ a
/ C3 W' h8 @/ A# W Y8 D5 p需要说明的是，这里的建立时间与保持时间只是粗略的估算，实际规范中定义的建立时间与保持时间要比这个复杂。我们的总体目标就是要使DDR的建立时间与保持时间保持足够的裕量，只有这样，数据才能够顺利的被读取或者写入。读到这里，我想小伙伴们已经对线长匹配与时序之间的关系有了更具体的认识。那么，双沿采样的DQS与DQ之间的关系又具体是什么样的呢？我们将在下篇文章中具体介绍，敬请期待。 | 
电子产业一站式赋能平台
窥视卡
置顶卡
变色卡
