钟凯鹏-第四次作业-USB模块PCB作业

钟.m

钟.m

有写总结那些的，这里发出来后看不到了
这里做个补充吧

TYpe-C、USB2.0、3.0
        布局布线要求
                布局
                        ESD，共模电感靠近USB接口
                        先ESD-共模-阻容
                        保持1.5mm间距
                        有六对差分
                                RT、TX四对
                                D+、D-两对
                布线
                        差分信号线至少紧邻一个地平面，两侧紧邻最好
                        差分线间距保持一致
                        差分线需要等长（P、N等长）
                                差分与差分之间不用等长
                        两根差分长度相差大时，考虑绕等长
                        CC1、CC2关键引脚加粗处理
                                作用是探测连接、区分正反面
                                区分DFP、UFP
                                主从配置Vbus
        实战布局
                先区分出六对差分线
                座子扇出尽量走表层扇出，然后在打孔换层到BGA那里
                最先处理差分对
                差分换层打孔的地方加上屏蔽地过孔
                差分线能走表层尽量走表层，能走最短就最短
                差分与差分之间保持20Mil，走在表层时进行包地
                特别极限的条件下，采用单根走线
                CC1、2走线加粗到10Mil
        差分等长
                TPye-C六对差分与差分之间是不用做等长的
                如果要做对列等长（一组差分之间）
                        规则
                        ELectrical
                        Net----Differential Pair（器件属性）--StaticPhase--ns--单位选择Mil--等长5Mil
                        选择10的Gap、45度蛇形绕等长
        总结布局布线要点
                USB2.0、3.0、C
                        ESD器件靠近USB接口、预留一点空间、1.5mm
                        再经过共模电感
                        串阻、容
                布线
                        USB2、0一对差分
                        USB3.0三对差分
                        TPye-C六对差分
                        三个都是能走表层尽量走表层，能不打过孔就不打
                                如果要换层打孔
                                在打孔旁边加上回流地过孔
                对列需要做等长
                对间是不用做等长的
                其他信号线要保证载流
             差分长度最好控制在1500Mil

cesc

有drc的位置 要规则去除 要么修改走线 不然到处都是drc

cesc

其它的可以