李晓虎-第二十次作业-常用存储器设计两片DDR(T点)的PCB设计

Kabe · 发表于 2023-5-9 17:06:48

本帖最后由 cesc 于 2023-5-12 14:22 编辑

花这幅图用了四天时间，在bga扇出时用时最多，顺着连接到T点更困难，只能打孔连接。

1、低八位数据组DDR_data_bus：D0~D7,LDM,LDQS 10根数据线
2、高八位数据组DDR_data_bus：D8~D15,UDM,UDQS 10根数据线
3、地址线,控制线,时钟线设为一组：DDR_addr_bus

数据组等长，误差范围+/-50mil
地址线,控制线,时钟线一起等长，误差范围+/-100mil