王昌明-4层达芬奇开发板PCB 作业

LP2421 · 发表于 2023-5-9 23:57:06

本帖最后由 cesc 于 2023-5-15 14:22 编辑

4层达芬奇开发板PCB 作业

cesc · 发表于 2023-5-15 14:14:02

出线实在太挤没有位置的情况建议在L3层出线保证地平面的完整

cesc · 发表于 2023-5-15 14:15:31

sdram信号走线特别是数据信号要保证3W间距要求

cesc · 发表于 2023-5-15 14:19:26

整板铺地铜的间距要设置大些，一般做到15mil以上，器件的缝隙里面不要铺铜，小的尖角铜皮都删除掉

cesc · 发表于 2023-5-15 14:21:14

这个铺铜的宽度是不是太窄了一点加宽一点

cesc · 发表于 2023-5-15 14:22:13

过孔的间距打的太近，导致平面割裂比较多

cesc · 发表于 2023-5-15 14:22:36

没有什么大的问题，小的细节多多注意

[作业已审核] 王昌明-4层达芬奇开发板PCB 作业