|
本帖最后由 cesc 于 2023-6-3 15:38 编辑
黄老师,我这边6层板layout画好了哈,麻烦您帮忙看下指点下问题哈,我修改好就找华秋做板子了,我说下我的思路哈
1、电源部分:
(1)电源管理芯片:输入源为三个,USB、电源适配器(AVIN)和电池Battery;输出为两个DCDC,4个LDO,其中有LDO3和LDO4是用作MIPI-CSI摄像头供电的,我没有用到,不过也画出来了;本来想分开地的,不过因为有参考地平面,所以我就在退耦电容附近打孔了
(2)电源里芯片输出的外部参考电源是IPSOUT,我分开了两路布线,第一路是给NVP2516和S3芯片的LDO供电,另一路给LCD、转5V和转12V的电源模块供电
2、等长:
(1)USB2.0的一对差分信号,我用XNET做了等长,对内等长不超过5MIL,线宽按照层叠工艺4.5MIL,差分线距也是4.5MIL,然后周围地过孔包裹,地与差分信号之间9MIL,然后等长用的蛇形走线高度没有超过9MIL,宽度为10mil
(2)SD卡单端信号线,我用XNET和PINPAIR做了等长,不超过150MIL,线宽按照层叠工艺5MIL,单端信号线间距为9MIL,信号周围地过孔包裹
(3)DVP信号输入,8根信号线和1根时钟线做了等长,不超过60MIL,线宽按照层叠工艺5MIL,单端信号线间距为4MIL,信号周围地过孔包裹,然后等长用的蛇形走线宽度为3倍线宽
(4)LCD信号输出,RGB信号线+时钟线,不超过60MIL,线宽按照层叠工艺5MIL,单端信号线间距为4MIL,信号周围地过孔包裹,然后等长用的蛇形走线宽度为3倍线宽
(5)PCM信号线输出,三根数据线,不超过100MIL,线宽按照层叠工艺5MIL,单端信号线间距为4MIL,信号周围地过孔包裹,然后等长用的蛇形走线宽度为3倍线宽
3、BGA出线:
(1)除了neck以外,均是层叠线宽要求出线
(2)BGA区域内,设置了4MIL线对线间距,4MIL先对过孔间距,8MIL线对SHAPE间距,10MIL线对HOLE间距
4、高速信号线参考平面是否分割检查
(1)1、3层的参考平面是第2层,而第2层是完整的地参考平面,所以不存在参考平面分割的问题
(2)4、6层的参考平面是第5层,第5层是电源层,我看了下,第六层的信号线不是高速信号线,第四层有几根DVP信号线,然后对应的3.3V的参考平面是完整的,所以问题不大
5、第五层电源分割问题
(1)检查过分割没有很分裂
(2)BGA部分的3.3V输入面已经尽可能拓宽,目前应该不会有电流通量不足的问题
6、信号线之间的串扰问题
第三层和第四层均为信号线,且都存在高速信号线,我看了下确实没办法把高速信号线都集中在第三层或者第四层,所以我尽量使得两层的高速信号线斜交或者垂直了,没有平行
非常感谢
|
|