叶可--第二十三次作业--4片DDR3的PCB设计-（菊花链）

叶可 · 发表于 2023-6-7 17:32:13

本帖最后由 cesc 于 2023-6-13 10:03 编辑

最近在公司也是在练习ddr，就直接用的公司的板子做的练习

cesc · 发表于 2023-6-13 09:58:13

滤波电容是不是太少了一点

cesc · 发表于 2023-6-13 10:00:22

VREF没有连接

cesc · 发表于 2023-6-13 10:01:14

数据线走的挺好，地址线有问题

cesc · 发表于 2023-6-13 10:01:59

层数比较多，地址线可以多走几层，丛CPU出来一层走到底，不是每层走一段

cesc · 发表于 2023-6-13 10:02:58

其它没什么问题，层数比较多，做起来比较容易

[作业已审核] 叶可--第二十三次作业--4片DDR3的PCB设计-（菊花链）