洪磊-RK3288_MID PCB DESIGN

eyki525 · 发表于 2023-6-23 23:39:52

本帖最后由 cesc 于 2023-6-26 10:10 编辑

RK3288_MID PCB 设计，请老师审核，谢谢！

cesc · 发表于 2023-6-26 10:03:37

做等长的时候，DDR的信号尽量做到3W间距

cesc · 发表于 2023-6-26 10:04:08

这一些碎铜要挖掉，影响阻抗

cesc · 发表于 2023-6-26 10:07:29

差分对内的等长不要绕的太高要绕小波浪

cesc · 发表于 2023-6-26 10:08:44

这个差分信号尽量不要跨分割

cesc · 发表于 2023-6-26 10:09:51

其它基本没什么大的问题，自己独立完成这个项目的设计，可以结业了，微信联系下我，给你发结业证书

[作业已审核] 洪磊-RK3288_MID PCB DESIGN