郭驰-DDR模块PCB设计作业

yxdgc · 发表于 2023-7-7 21:01:13

本帖最后由 cesc 于 2023-7-10 14:47 编辑

总结：DDR靠近CPU摆放，中间留有出线绕线的空间，DDR布线，根据板子空间密度和板子层数确定采用哪种拓扑结构，
布线分组：数据组（8位数据D0~7，1位数据掩码DM，1对数据锁存）。地址组（地址线，时钟线，控制线一组）

等长：数据组内误差25mil，地址组内误差100mil（地址组以时钟线为基准等长）
DDR需要有完整的电源和地平面，其他信号不得与DDR信号共用电源平面