|
本帖最后由 凡人1900 于 2023-7-11 18:38 编辑
+ b0 E& S7 G& T* H6 P; s# T* e) z% O9 i+ w# j. K7 ` K
/ w: B8 s+ B1 H5 Y
& Z" u. t' m: l% b. |( G1 J i# n: b8 o
# j+ S1 X% I- ], {# N8 }6 H8 HAltium designer19使用几个疑问之五(一直用pads,知道的不吝赐教,谢谢。不愿意说的烦请绕道)一张张图片上传太浪费时间,就压缩了一个包了,我的疑问都在里面,图文并茂,下载解压很快
, H2 M' V/ o e# f4 s! {$ d" Q5 K) y, ~ G, T; Y6 T
1.绿色的边框怎么比板框都大更边缘) ~( L2 L% @5 z! |" f
W' W# _5 G1 F) U2.PCB高亮网络之后原理图不会同步高亮/ g0 ?: ]! T. {1 m) \
" w6 A* J K+ O0 h- ]/ X, K3.差分等长设置 右下角那个5mil值是什么含义) h5 C' T$ F: O3 ]
' e/ T T! f+ u0 G9 @
4.差分等长设置对不对?0 R v0 {: e7 o2 T x, H
* _: I+ r/ \6 s5 x. N) C- ]
5.差分线线宽已经调细了,只有5mil 但是拉出来的线还是不美观也不符合要求
. j# V x* Y& [# `0 [* A: ?7 J# _; G
1 H$ e: W+ i" w. S8 f- H; R6.画等长用的是这个菜单工具0 a9 y9 `/ Q, [7 {& A9 a
6 {; X( ?) Q" b
7.已经设置好了差分线规则
# n& M2 J5 j w; A* ~ D* Z2 L: g, L" o: Y
8.这差分线怎么画的那么别扭,我看一画基本是成为这种是大概率- \. ^* }( e2 S( I# R* L: g
. K# V0 Z- A0 y% M9.这种差分走线也不美观* |& K0 ^' p' E t/ O7 B+ p* o, A6 J
# ?3 @) H( |; Q: U, W
10.最开始的时候线宽较宽,这种差分线也是不对的' O: W4 V) ~8 e: x
% K! d/ p) K! \) r: G5 C' U7 `0 ]3 b
11.原理图网络标号和差分对的名称label值保持一致update才不会报错?操作的时
. X4 i* K7 {* Z
' x- \1 T O/ L6 G6 X T候确实是那样,如果网络名和差分的Lable名称不一样,就会报错
5 R2 o8 z& x7 S7 L( s, U& q
0 Z( O( T* }% ]1 g/ K12.选择位号 按AP 放不到想要的位置2 h* Y8 f4 ]7 p! J
4 g+ t) _2 l8 l8 O/ V13.隐形的透明框是过孔的什么框?是怎么设置的?如果删除 所有的过孔都没了5 B& ]* q0 x# N4 v% ~3 s5 i- g
) G& p5 e0 X" K# b0 `
14.AD很容易把元件删了 有没有像pads的开关 没有关闭DRC是不可能删掉元件的。在哪里可以设置( G. ]" a/ N: [& ~4 Z+ Y1 |! J8 n
, f% K/ f5 Q- a& a
15.考虑空间不够 就把线宽设细了 如图是最终的规则设置
0 C9 f4 n+ a7 K _4 R2 s
2 H2 |( P! O3 P. p* t: L, B, Y( Y差分线+等长线参考这个帖子画的
6 W$ E e. t4 W: z8 |0 b- J
2 [7 `& k7 T; J! R9 @! jhttps://blog.csdn.net/qq_36720691/article/details/124870440! C" c+ s+ i9 A" M9 P
! N$ m7 `1 d- N
4 X- b. U8 _1 h* c7 r2 I& N
- G4 m+ ?& b% Q# t$ |, c* w6 A9 I( h; V. R7 l3 }0 z
6 ?) d- W) F+ B3 \& k- [: p8 [+ k9 j O2 Q. X
|
本帖子中包含更多资源
您需要 登录 才可以下载或查看,没有账号?立即注册
x
|