Altium Designer19使用几个疑问之五

凡人1900

& l8 O+ l2 d. ^* G# I$ a2 u
# X+ Q: g/ i  A0 C" e: w5 L$ q2 v


0 }9 p. m* }: O' a
) l& k4 x" w3 Z3 qAltium designer19使用几个疑问之五（一直用pads，知道的不吝赐教，谢谢。不愿意说的烦请绕道）一张张图片上传太浪费时间，就压缩了一个包了，我的疑问都在里面，图文并茂，下载解压很快
3 d: Y$ O* B1 A# W& B) \
1.绿色的边框怎么比板框都大更边缘

( v; m: e+ V6 L+ }& c8 g( p; p2.PCB高亮网络之后原理图不会同步高亮

/ ~8 ]2 v! K4 v3.差分等长设置 右下角那个5mil值是什么含义
. ]* N0 Y9 b% w6 O
8 e( q+ r8 K2 ^" _3 n4.差分等长设置对不对？

  |: V) O6 C2 I  u5.差分线线宽已经调细了，只有5mil 但是拉出来的线还是不美观也不符合要求

$ p- z3 N* M1 t6 j: G) V6.画等长用的是这个菜单工具
7 G6 ~# W, l+ @* z* C# M
" C5 ~6 |# U7 F6 ^5 M- Y7.已经设置好了差分线规则

( g5 Q; y( x$ E0 p( c7 J! R8.这差分线怎么画的那么别扭，我看一画基本是成为这种是大概率

7 A  _8 ?7 g7 J( f8 ?9.这种差分走线也不美观

+ x6 q( |6 S* d10.最开始的时候线宽较宽，这种差分线也是不对的
5 V! |- W  a( K7 [( N6 D( d, {
11.原理图网络标号和差分对的名称label值保持一致update才不会报错？操作的时

& @  R4 }) M% O0 C8 b' A候确实是那样，如果网络名和差分的Lable名称不一样，就会报错
+ H! h! c. O# _/ Z- y
. l% h. Y0 {$ f5 o- K- V8 ~0 l12.选择位号 按AP 放不到想要的位置

* F% V7 @8 [, I3 T' O4 b! R1 n+ q13.隐形的透明框是过孔的什么框？是怎么设置的？如果删除  所有的过孔都没了
0 v, {4 s$ |5 i$ j
9 L' s  c+ J7 q: z5 u/ Y" ?14.AD很容易把元件删了 有没有像pads的开关 没有关闭DRC是不可能删掉元件的。在哪里可以设置

15.考虑空间不够 就把线宽设细了 如图是最终的规则设置

差分线+等长线参考这个帖子画的
: t0 R: q# }. P$ b6 B: p
https://blog.csdn.net/qq_36720691/article/details/124870440
/ Q" R; t" R/ M! L: O' V) b

8 i2 [5 _8 W% b' l" q. e4 G7 t



% a" G: }! P0 _1 J# U  G: A* b2 u