|

本帖最后由 凡人1900 于 2023-7-11 18:38 编辑
% [0 {1 V1 |, o) F/ H, m, U8 U @8 E- H" I& J% ~) d
* f: X& e1 u, `" f4 D# U
! z( A1 |* |1 E" X" e
; Z( e* |6 U& J3 ~8 j" ?/ j' R/ F: _. ?' |
Altium designer19使用几个疑问之五(一直用pads,知道的不吝赐教,谢谢。不愿意说的烦请绕道)一张张图片上传太浪费时间,就压缩了一个包了,我的疑问都在里面,图文并茂,下载解压很快' } }- r) `# R! t
4 s8 H) F: U6 b% D
1.绿色的边框怎么比板框都大更边缘7 @- m/ T& g n6 \- C& m
# U* k$ J" M5 A% r, P# B2.PCB高亮网络之后原理图不会同步高亮# j! }5 d1 n) S" d
, `/ J4 E9 f4 l. S7 e( Y. J3.差分等长设置 右下角那个5mil值是什么含义
$ J' B' d. o; u- ]# E& G% p \
# k3 ^) o& {: `- i F2 l/ R/ B4.差分等长设置对不对?
' d2 C+ ~ m% r5 X' {9 {: d- h
, O7 Q' E& t. g6 W5.差分线线宽已经调细了,只有5mil 但是拉出来的线还是不美观也不符合要求( }8 j7 V F( |! j& E- M; f
9 w3 Q/ |, g8 _) Z' A2 W8 [
6.画等长用的是这个菜单工具
5 f6 ^9 z7 [9 G, U5 y* {! ^) S1 F; k: K. H
7.已经设置好了差分线规则
! [0 X2 ]) U! u& W0 }
& r# ]. ~8 q; X! ~* w! Q& v& q8.这差分线怎么画的那么别扭,我看一画基本是成为这种是大概率
9 C7 r' O* q+ J: ^: S/ a" c0 l) Z; O9 _! O' f9 f# L
9.这种差分走线也不美观' _" b7 F2 L9 s3 x1 r
0 e4 B* R* G5 ]. v( E6 q5 m
10.最开始的时候线宽较宽,这种差分线也是不对的
( B' y4 a9 X4 I3 F. Q* h& n8 ?
9 G! U3 i X, Y3 M( \0 d1 M- w11.原理图网络标号和差分对的名称label值保持一致update才不会报错?操作的时
; t4 ~9 E. F( N7 ^9 F# D, c% Z" J& H% h
候确实是那样,如果网络名和差分的Lable名称不一样,就会报错3 j+ E0 q4 n9 Q
" t( }& H7 n. N' u: d) E7 `
12.选择位号 按AP 放不到想要的位置. y+ ]/ P5 }* f
l* D! V& t* p/ f1 J8 }# h' b/ T
13.隐形的透明框是过孔的什么框?是怎么设置的?如果删除 所有的过孔都没了* H6 u3 o7 j3 v, k& w# q
3 H2 L" u# Q+ I, \14.AD很容易把元件删了 有没有像pads的开关 没有关闭DRC是不可能删掉元件的。在哪里可以设置; e1 A2 J1 h; F) H
4 I7 `9 {$ q- T# J, j, n0 n
15.考虑空间不够 就把线宽设细了 如图是最终的规则设置# X5 X9 @: I9 N
/ n, ]4 e6 p- D' q: |* W
差分线+等长线参考这个帖子画的& Q% Z3 w' y/ \1 [. b0 o
! r) v% X- R( t9 ]2 `' V* M$ I
https://blog.csdn.net/qq_36720691/article/details/124870440
/ z) V c2 B% Q( U2 W! T
$ u/ x. i+ P5 i( b
4 [* C6 S2 Y$ k& i( p& ]: V
' U3 V1 C( {& q$ [
* c* s3 ^0 q% }1 b( B( z* s" |% h* j! F; i# l( |
6 e+ K+ u1 `6 p# I& G& i
|
本帖子中包含更多资源
您需要 登录 才可以下载或查看,没有账号?立即注册
x
|