在《pcb设计丨电源设计的重要性》一文中，已经介绍了电源设计的总体要求，以及不同电路的相关布局布线等知识点，那么本篇内容，小编将以RK3588为例，为大家详细介绍其他支线电源的PCB设计。 $ E+ R1 b6 t. y$ X8 Q) j I2 V3 q
电源PCB设计 ; e2 z: M- m8 }* ?; J2 N. g, m
01 如下图（上）所示的滤波电容，原理图上靠近RK3588的VDD_CPU_BIG电源管脚绿线以内的去耦电容，务必放在对应的电源管脚背面，电容GND PAD尽量靠近芯片中心的GND管脚放置，如下图（下）所示。 其余的去耦电容尽量摆放在芯片附近，而且需要摆放在电源分割来源的路径上。  9 F& i$ x+ v( K1 H. d5 G
6 {, y5 |9 B" l% v
 4 Q* Q g# l- K* X e4 F {
2 b. O# g$ d" L7 B [4 O02 RK3588芯片VDD_CPU_BIG0/1的电源管脚，保证每个管脚边上都有一个对应的过孔，并且顶层走“井”字形，交叉连接。 如下图是电源管脚扇出走线情况，建议走线线宽10mil。 
u0 \2 P3 d) P8 Z/ j( D5 \/ y, B" G( c
03 VDD_CPU_BIG0/1覆铜宽度需满足芯片的电流需求，连接到芯片电源管脚覆铜足够宽。 路径不能被过孔分割太严重，必须计算有效线宽，确认连接到CPU每个电源PIN脚路径都足够。 04 VDD_CPU_BIG的电源在外围换层时，要尽可能的多打电源过孔（12个及以上0.5*0.3mm的过孔），降低换层过孔带来的压降。 去耦电容的GND过孔要跟它的电源过孔数量保持一致，否则会大大降低电容作用。 05 VDD_CPU_BIG电流比较大需要双层覆铜，VDD_CPU_BIG 电源在CPU区域线宽合计不得小于 300mil，外围区域宽度不小于600mil。 尽量采用覆铜方式降低走线带来压降（其它信号换层过孔请不要随意放置，必须规则放置，尽量腾出空间走电源，也有利于地层的覆铜），如下图所示。 
$ ^$ X- l' V) ^' d; B# O. F% A8 v) y+ e p# p' Q
 2 z2 e( B2 v; h$ Z6 J1 ]# X
/ ]5 H3 p X2 G% z! D/ |06 电源平面会被过孔反焊盘破坏，PCB设计时注意调整其他信号过孔的位置，使得电源的有效宽度满足要求。 下图L1为电源铜皮宽度58mil，由于过孔的反焊盘会破坏铜皮，导致实际有效过流宽度仅为L2+L3+L4=14.5mil。  {3 G0 }1 x* E1 q! V$ n
' ]& h% z0 c/ k) P/ W7 W
07 BIG0/1电源过孔40mil范围（过孔中心到过孔中心间距）内的GND过孔数量，建议≧12个，如下图所示。 
3 p9 h2 c3 v' \6 [" }5 ]% `* Z$ \4 _1 q+ t2 ^
08 BIG电源PDN目标阻抗建议值，如下表和下图所示。  % X F' r! t) c( g: f! T8 G2 N" U
: Q; |- |+ b" W p; P
 9 M9 |0 l1 Q/ U3 ^ w2 Q2 e
* y) ^ t3 P2 H5 s2 g5 \
电源PCB设计 VDD_LOGIC 01 VDD_LOGIC的覆铜宽度需满足芯片的电流需求，连接到芯片电源管脚的覆铜足够宽。 路径不能被过孔分割太严重，必须计算有效线宽，确认连接到CPU每个电源PIN脚路径都足够。 02 如下图（上）所示，原理图上靠近RK3588的VDD_LOGIC电源管脚绿线以内的去耦电容，务必放在对应的电源管脚背面，电容的GND管脚尽量靠近芯片中心的GND管脚放置，如下图（下）所示。 其余的去耦电容尽量摆放在RK3588芯片附近，并摆放在电源分割来源的路径上。  3 ]% }/ Q9 z8 y8 J: X
2 L2 @/ f7 X8 m9 w2 { 0 u. l$ m; K1 b, V8 K& p5 i
+ v$ b% B6 D& w. `3 S03 RK3588芯片VDD_LOGIC的电源管脚，每个管脚需要对应一个过孔，并且顶层走“井”字形，交叉连接，如下图所示，建议走线线宽10mil。  + u! I5 w c1 ]( V0 i
* |4 I7 ~0 }. |7 ~3 i04 BIG0/1电源过孔40mil范围（过孔中心到过孔中心间VDD_LOGIC电源在CPU区域线宽不得小于120mil，外围区域宽度不小于200mil。 尽量采用覆铜方式，降低走线带来压降（其它信号换层过孔请不要随意放置，必须规则放置，尽量腾出空间走电源，也有利于地层的覆铜），GND过孔数量建议≧12个。  , o% {2 d7 S( B1 Z4 A" A- O4 ^3 r
' E$ D3 _9 g ] @) l6 H G( v05 VDD_LOGIC的电源在外围换层时，要尽可能的多打电源过孔（8个以上10-20mil的过孔），降低换层过孔带来的压降。 去耦电容的GND过孔要跟它的电源过孔数量保持一致，否则会大大降低电容作用，如下图所示。  7 M$ S$ I6 H+ `' [5 ~9 e
: j: X2 s6 m5 ^# \# v) i06 电源过孔40mil范围（过孔中心到过孔中心间距）内的GND过孔数量，建议≧11个，如下图所示。  * E$ ~! K$ G5 K- T
4 t! g* n4 ]1 ?) I/ g
电源PCB设计 VDD_GPU 01 VDD_GPU的覆铜宽度需满足芯片的电流需求，连接到芯片电源管脚的覆铜足够宽。 路径不能被过孔分割太严重，必须计算有效线宽，确认连接到CPU每个电源PIN脚的路径都足够。 02 VDD_GPU 的电源在外围换层时，要尽可能的多打电源过孔（10个以上0.5*0.3mm的过孔），降低换层过孔带来的压降。 去耦电容的GND过孔要跟它的电源过孔数量保持一致，否则会大大降低电容作用。 03 如下图（上）所示，原理图上靠近RK3588的VDD_GPU电源管脚绿线以内的去耦电容务必放在对应的电源管脚背面，电容的GND PAD尽量靠近芯片中心的GND管脚放置，如下图（下）所示。 其余的去耦电容尽量摆放在RK3588芯片附近，并需要摆放在电源分割来源的路径上。  + P; A. ?, l- ~" }
" g+ a; }" y- K8 P
2 H5 N$ q/ p9 e; h. c7 I
9 j/ V$ |$ ?4 M- O* T04 RK3588芯片VDD_GPU的电源管脚，每个管脚需要对应一个过孔，并且顶层走“井”字形，交叉连接，如下图所示，建议走线线宽10mil。  4 N) ?0 m5 _6 ~ [& w' o8 n
3 b @: N0 y8 l; Z1 n! p
05 VDD_GPU电源在GPU区域线宽不得小于300mil，外围区域宽度不小于500mil，采用两层覆铜方式，降低走线带来压降。 
7 Z. H: ^8 b( ~: g" K4 g$ X
' w; |. L' [: @, |; d06 电源过孔40mil范围（过孔中心到过孔中心间距）内的GND过孔数量，建议≧14个，如下图所示。  9 e0 |- G1 E2 U$ j
( B8 C9 U0 L" T- w l设计完PCB后，一定要做分析检查，才能让生产更顺利，这里推荐一款可以一键智能检测PCB布线布局最优方案的工具：华秋DFM软件，只需上传PCB/Gerber文件后，点击一键DFM分析，即可根据生产的工艺参数对设计的PCB板进行可制造性分析。 华秋DFM软件是国内首款免费PCB可制造性和装配分析软件，拥有300万+元件库，可轻松高效完成装配分析。其PCB裸板的分析功能，开发了19大项，52细项检查规则，PCBA组装的分析功能，开发了10大项，234细项检查规则。 基本可涵盖所有可能发生的制造性问题，能帮助设计工程师在生产前检查出可制造性问题，且能够满足工程师需要的多种场景，将产品研制的迭代次数降到最低，减少成本。 
) l- T6 { j# A: i7 Q1 m2 p5 g2 e' I6 e* w
电源PCB设计 VDD_NPU 01 VDD_NPU的覆铜宽度需满足芯片的电流需求，连接到芯片电源管脚的覆铜足够宽。 路径不能被过孔分割太严重，必须计算有效线宽，确认连接到CPU每个电源PIN脚的路径都足够。 02 VDD_NPU的电源在外围换层时，要尽可能的多打电源过孔（7个以上0.5*0.3mm的过孔），降低换层过孔带来的压降。 去耦电容的GND过孔要跟它的电源过孔数量保持一致，否则会大大降低电容作用。 03 如下图（上）所示，原理图上靠RK3588的VDD_NPU电源管脚绿线以内的去耦电容务必放在对应的电源管脚背面，电容的GND PAD尽量靠近芯片中心的GND管脚放置，如下图（下）所示。 其余的去耦电容尽量摆放在RK3588芯片附近，并需要摆放在电源分割来源的路径上。 
' G( _$ }3 {; {- r# ~8 ], `9 {) n4 T g6 n( v+ |7 E5 a! h
/ h) O4 u* A' ~" o% [* b) K' U* b' u9 l$ k- A+ V
04 RK3588芯片VDD_NPU的电源管脚，每个管脚就近有一个对应过孔，并且顶层走“井”字形，交叉连接，如下图所示 ，建议走线线宽10mil。 
) t4 a5 J0 p5 ^7 E3 _" K* u* q8 t$ e7 m6 }
05 VDD_NPU电源在NPU区域线宽不得小于300mil，外围区域宽度不小于500mil。 尽量采用覆铜方式，降低走线带来的压降（其它信号换层过孔请不要随意放置，必须规则放置，尽量腾出空间走电源，也有利于地层的覆铜）。  4 V) ^" o" O# m1 y, s
4 P- l9 \6 l2 L: x7 |! }
06 电源过孔40mil范围（过孔中心到过孔中心间距）内的GND过孔数量，建议≧9个。 
" f& x0 `% k- g( D e+ r1 `9 m- X+ _
0 P% N: O) i3 X ]# ?电源PCB设计 VDD_CPU_LIT 01 VDD_CPU_LIT覆铜宽度需满足芯片电流需求，连接到芯片电源管脚的覆铜足够宽。 路径不能被过孔分割太严重，必须计算有效线宽，确认连接到CPU每个电源PIN脚的路径都足够。 02 VDD_CPU_LIT的电源在外围换层时，要尽可能的多打电源过孔（9个以上0.5*0.3mm的过孔），降低换层过孔带来的压降。 去耦电容的GND过孔要跟它的电源过孔数量保持一致，否则会大大降低电容作用。 03 如下图（上）所示，原理图上靠近RK3588的VDD_CPU_LIT电源管脚绿线以内的去耦电容务必放在对应的电源管脚背面，电容的GND PAD尽量靠近芯片中心的GND管脚放置，如下图（下）所示。 其余的去耦电容尽量摆放在RK3588芯片附近，并需要摆放在电源分割来源的路径上。 
0 k9 m3 V! X$ r7 f5 I. L4 T, u" V b% R8 w/ S7 n
5 G8 Z P" T& h) c7 N9 K% I0 d, |3 v3 k: ]3 N+ V& s7 J! N
04 RK3588芯片VDD_CPU_LIT的电源管脚，每个管脚就近有一个对应过孔，并且顶层走“井”字形，交叉连接，如下图建议走线线宽10mil。 
# d% X1 d& \0 B `+ _6 ?' ]1 H% [8 c
. b4 \: Y: ?2 ~/ Q I- I" l05 VDD_CPU_LIT电源在CPU区域线宽不得小于120mil，外围区域宽度不小于300mil。 采用双层电源覆铜方式，降低走线带来压降（其它信号换层过孔请不要随意放置，必须规则放置，尽量腾出空间走电源，也有利于地层的覆铜）。 
% T/ e# H: C, X9 w) M& s2 G, q/ f$ l% C
06 电源过孔40mil范围（过孔中心到过孔中心间距）内的GND过孔数量，建议≧9个。  5 h ]/ ~ D7 X8 H4 {- w# U
7 a0 x! M4 p! g电源PCB设计 VDD_VDENC 01 VDD_VDENC覆铜宽度需满足芯片的电流需求，连接到芯片电源管脚的覆铜足够宽。 路径不能被过孔分割太严重，必须计算有效线宽，确认连接到CPU每个电源PIN脚的路径都足够。 02 VDD_VDENC电源在外围换层时，要尽可能的多打电源过孔（9个以上0.5*0.3mm的过孔），降低换层过孔带来的压降。 去耦电容的GND过孔要跟它的电源过孔数量保持一致，否则会大大降低电容作用。 03 如下图（上）所示，原理图上靠近RK3588的VDD_VDENC电源管脚绿线以内的去耦电容务必放在对应的电源管脚背面，电容的GND PAD尽量靠近芯片中心的GND管脚放置，如下图（下）所示。 其余的去耦电容尽量摆放在RK3588芯片附近，并需要摆放在电源分割来源的路径上。 
; F+ z, j7 T% b3 x* D) r
2 k( H/ s+ D) p* j% d+ M& \ 2 ^9 i" s! U! j {% l
: T7 N# g- y! O# L7 Q3 O3 v04 RK3588芯片VDD_VDENC的电源管脚，每个管脚就近有一个对应过孔，并且顶层走“井”字形，交叉连接，如下图建议走线线宽10mil。 
8 V9 M1 ~- [) \6 v7 K% ?: A8 D
+ R) ^* B* b% u a# P! I9 X05 VDD_VDENC电源在CPU区域线宽不得小于100mil，外围区域宽度不小于300mil，采用双层电源覆铜方式，降低走线带来压降。 
* R6 x0 D3 B$ y4 S3 [8 y! F, g' M- n, ?6 s: O
06 电源过孔30mil范围（过孔中心到过孔中心间距）内的GND过孔数量，建议≧8个。  6 B3 Z0 Z' x- H, n F" C
* c4 Y \6 z" S: l电源PCB设计 VCC_DDR 01 VCC_DDR覆铜宽度需满足芯片的电流需求，连接到芯片电源管脚的覆铜足够宽。 路径不能被过孔分割太严重，必须计算有效线宽，确认连接到CPU每个电源PIN脚的路径都足够。 02 VCC_DDR的电源在外围换层时，要尽可能的多打电源过孔（9个以上0.5*0.3mm的过孔），降低换层过孔带来的压降。 去耦电容的GND过孔要跟它的电源过孔数量保持一致，否则会大大降低电容作用。 03 如下图（上）所示，原理图上靠近RK3588的VCC_DDR电源管脚的去耦电容务必放在对应的电源管脚背面，电容的GND PAD尽量靠近芯片中心的GND管脚放置，其余的去耦电容尽量靠近RK3588，如下图（下）所示。  : U* {* {# X7 c3 s0 W
2 R8 r" f5 s1 q1 b
 . U1 S& p" C1 o/ h9 m6 \
) m9 d9 w5 A A% L
04 RK3588芯片VCC_DDR的电源管脚，每个管脚需要对应一个过孔，并且顶层走“井”字形，交叉连接，如下图建议走线线宽10mil。 
8 G' c& ] ?, \% G, r
, |: z7 P3 A# O/ p" ?3 r) K& W$ [当LPDDR4x 时，链接方式如下图所示。  , r" ]9 k) g2 R+ L0 q! o
" s3 G* ~4 k8 _. S) k4 Z05 VCC_DDR电源在CPU区域线宽不得小于120mil，外围区域宽度不小于200mil。 尽量采用覆铜方式，降低走线带来压降（其它信号换层过孔请不要随意放置，必须规则放置，尽量腾出空间走电源，也有利于地层的覆铜）。  2 `- u( h e3 x) x0 l/ u" N5 @
! d( f& e# f Y! E9 }8 d
设计完PCB后，一定要做分析检查，才能让生产更顺利，这里推荐一款可以一键智能检测PCB布线布局最优方案的工具：华秋DFM软件，只需上传PCB/Gerber文件后，点击一键DFM分析，即可根据生产的工艺参数对设计的PCB板进行可制造性分析。 华秋DFM软件是国内首款免费PCB可制造性和装配分析软件，拥有300万+元件库，可轻松高效完成装配分析。其PCB裸板的分析功能，开发了19大项，52细项检查规则，PCBA组装的分析功能，开发了10大项，234细项检查规则。 基本可涵盖所有可能发生的制造性问题，能帮助设计工程师在生产前检查出可制造性问题，且能够满足工程师需要的多种场景，将产品研制的迭代次数降到最低，减少成本。 5 I8 d. T4 Z; m) } E' g
| 
电子产业一站式赋能平台
窥视卡
置顶卡
变色卡
![[新版本]CAM350 v15.1 及 BluePrint v7.1 安装包分享](data/attachment/block/d3/d3338456a83ad668928cc22d024d6d35.jpg)
![[新版本]CAM350 v15.1 及 BluePrint v7.1 安装包分享](data/attachment/block/e6/e62f66f0e16573e6d93e5cc624dae057.jpg)
