叶小丽-第21次作业常用存储器DDR两片（T点）模块的PCB设计

叶子yxl · 发表于 2023-8-13 17:23:16

本帖最后由 cesc 于 2023-8-14 17:32 编辑

心得体会：

相比较SDRAM的菊花链，DDR的T点对我而言要更加复杂一点，在进行地址信号中间布线的时候还是花费了很多时间，后续在进行绕等长的时候把AC分成两组了，绕了很久才发现问题，在绕等长上也花费了不少时间，在绕等长的时候没有把全部的DRC处理完成，最后更新DRC才发现还有DRC的报错，改了之后又的绕一下等长，这些无用功希望下次更加细心细节不要再犯。