电子产业一站式赋能平台

PCB联盟网

搜索
查看: 1420|回复: 3
收起左侧

【华秋干货铺】DDR电路的PCB布局布线要求

[复制链接]

242

主题

423

帖子

2915

积分

三级会员

Rank: 3Rank: 3

积分
2915
发表于 2023-8-17 17:19:15 | 显示全部楼层 |阅读模式
上期和大家聊的电源pcb设计的重要性,那本篇内容小编则给大家讲讲存储器的PCB设计建议,同样还是以大家最为熟悉的RK3588为例,详细介绍一下DDR模块电路的PCB设计要如何布局布线。

由于RK3588 DDR接口速率最高达4266Mbps,PCB设计难度大,所以强烈建议使用瑞芯微原厂提供的DDR模板和对应的DDR固件,DDR模板是经过严格的仿真和测试验证后发布的。

在单板PCB设计空间足够的情况下,优先考虑留出DDR电路模块所需要的布局布线空间,拷贝瑞芯微原厂提供的DDR模板,包含芯片与DDR颗粒相对位置、电源滤波电容位置、铺铜间距等完全保持一致。

9 p* k. @( }  P* E$ g0 Z

如下8张图(从左至右),分别为:L1-L8层DDR电路走线示意图。


  v8 X! @, B% p+ H* ]- Y

' U" c" d2 Q5 ~1 Y# O6 @( {2 p* Y& K$ }. `( {" d

' n) Z/ k3 P7 @' m! J) {* Q
6 |4 V/ h" u6 C7 p2 _

+ i+ d$ p# e+ e1 {: t* K1 P4 q% W' e( m' g

) `! `2 Z7 A3 Q  z3 _9 v, X: _+ ^% P  ?

9 b. L7 E# U! k" v! L$ m/ K9 R( \! k: b! a

0 |8 U9 v$ v& W/ N- \' _5 \* T) p3 p) M9 ~
$ Q: O# T5 s$ Q% v" u. T, i" g+ x
6 R# q4 A8 X' h2 F/ x- N
9 `% s6 f. a8 ]5 n( G
1 G2 I% k& Q0 Q9 L9 {* M2 q; m

如果自己设计PCB,请参考以下PCB设计建议,强烈建议进行仿真优化,然后与瑞芯微原厂FAE进行确认,确认没问题以后再进行打样调试。

Part.1
CPU管脚,对应的GND过孔数量,建议严格参考模板设计,不能删减GND过孔。8层通孔的PCB模板,CPU管脚GND过孔设计如下图所示,黄色为DDR管脚信号,地管脚为红色。
  u7 A* ~+ |5 W: v" ]7 [1 s6 N$ i& V
1 R% u! ?5 [9 u, q$ L* b7 E
Part.2
信号换层前后,参考层都为GND平面时,在信号过孔25mil(过孔和过孔的中心间距)范围内需要添加GND回流过孔(黄色为DDR信号,红色为GND信号),改善信号回流路径,GND过孔需要把信号换层前后GND参考平面连接起来。
一个信号过孔,至少要有一个GND回流过孔,尽可能增加GND回流过孔数量,可以进一步改善信号质量,如下图所示。

1 _& r( J7 h* C* C$ g% U) o: y

/ f3 c* m0 F( L5 z) @
Part.3
GND过孔和信号过孔的位置会影响信号质量,建议GND过孔和信号过孔交叉放置,如下图所示,虽然同样是4个GND回流过孔,4个信号过孔在一起的情况要避免,这种情况下过孔的串扰最大。
* g, R5 Q  k/ v+ }* P! ^2 S) ?

( Q& F5 ~: {7 T: t9 Y7 @- k( C
Part.4
8层板建议DDR信号走第一层、第六层、第八层,DQ、DQS、地址和控制信号、CLK信号都参考完整的GND平面,如果GND平面不完整,将会对信号质量造成很大的影响。
Part.5
如下图所示,当过孔导致信号参考层破裂时,可以考虑用GND走线优化下参考层,改善信号质量。
  x0 b# @3 E: j
7 y, D; e+ q4 I; M' t# t
Part.6
绕线自身的串扰会影响信号延时,走线绕等长时,注意按下图所示。
' m; ?8 ], s# J& i3 S: c
- w: O+ K* Z) e& C% F) t! L
Part.7
在做等长时,需要考虑过孔的延时,如下图所示。

$ F# d% k, S5 n+ T5 |5 P

* F! \- a( l9 S& T9 l, [3 Q
Part.8
非功能焊盘会破坏铜皮,以及增大过孔的寄生电容,需要删除过孔的非功能焊盘,做无盘设计。
Part.9
走线距离过孔越近,参考平面越差,走线距离过孔钻孔距离建议≧8mil,有空间的地方增大间距。
Part.10
调整过孔位置,优化平面的裂缝,不要造成平面割裂,起到改善回流路径的作用,如下图所示。

+ v3 Q6 J' X2 [9 d# m

. n' z6 }% C1 z# L! ^5 a
Part.11
DQS、CLK、WCLK信号需要做包地处理,包地线或铜皮建议间隔≦400mil,打一个GND过孔,如下图所示。

( \. k/ j( V7 w+ H0 }+ c

9 q5 K* b  U- s: t  ]$ ]
Part.12
对于VDD_DDR电源,DCDC区域电源换层时,建议打≧6个0503过孔。
Part.13
对于VDDQ_DDR电源,DCDC区域电源换层时,建议打≧6个0503过孔。
Part.14
对于VDD2_DDR电源,DCDC区域电源换层时,建议打≧6个0503过孔。
Part.15
对于VDD1_1V8_DDR电源,电源平面换层时,建议至少打≧2个0402过孔。
Part.16
每个电容焊盘建议至少一个过孔,对于0603或者0805封装的电容建议一个焊盘对应两个过孔,过孔的位置要靠近管脚放置,减小回路电感。

8 H+ h9 W2 C8 k  D# ^
设计完PCB后,一定要做分析检查,才能让生产更顺利,这里推荐一款可以一键智能检测PCB布线布局最优方案的工具:华秋DFM软件,只需上传PCB/Gerber文件后,点击一键DFM分析,即可根据生产的工艺参数对设计的PCB板进行可制造性分析。
华秋DFM软件是国内首款免费PCB可制造性和装配分析软件,拥有300万+元件库,可轻松高效完成装配分析。其PCB裸板的分析功能,开发了19大项,52细项检查规则,PCBA组装的分析功能,开发了10大项,234细项检查规则。
基本可涵盖所有可能发生的制造性问题,能帮助设计工程师在生产前检查出可制造性问题,且能够满足工程师需要的多种场景,将产品研制的迭代次数降到最低,减少成本。
% l4 J5 [' X: U. H7 [
- \) C& K3 W$ s
回复

使用道具 举报

0

主题

378

帖子

1574

积分

三级会员

Rank: 3Rank: 3

积分
1574
发表于 2023-8-17 21:24:29 | 显示全部楼层
666学习学习
回复 支持 反对

使用道具 举报

0

主题

38

帖子

184

积分

一级会员

Rank: 1

积分
184
发表于 2023-8-18 09:39:52 | 显示全部楼层
学习了学习了学习了,谢谢谢谢谢谢
回复 支持 反对

使用道具 举报

0

主题

172

帖子

512

积分

二级会员

Rank: 2

积分
512
发表于 2023-9-20 11:11:21 | 显示全部楼层
感謝分享感謝分享感謝分享
1 h6 J8 y& m* A$ y& X
回复 支持 反对

使用道具 举报

发表回复

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则


联系客服 关注微信 下载APP 返回顶部 返回列表