| AD基础篇笔记 |
| 序号 | 步骤 | 具体操作 |
| 1 | 新建工程 | 文件-新的-项目-本地项目-新建好的文件夹；
! E4 h3 e: h* L9 z2 v/ G" \SCH/PCB：文件-新的-SCH/PCB
3 z9 b2 e; e1 h6 L( rSCH/PCB库：文件-新的-库-原理图/PCB库；依次保存. i7 }1 B4 E4 |" P6 c
& Z1 ]4 u5 G g) T, C/ Q |
| 2 | SCH元件制作 | 引脚热点朝外，引脚序号要与PCB引脚一致/ `( E. o" i, N ^9 q: q
Design Ltem id:类型
& N0 e; S/ P j; X$ K4 PDesignator :位号
! D0 ?8 ]+ l& W U L) BComment:阻值5 y7 ^4 B+ o% y# k% W d. _7 a
分裂元件：做好一个后工具-新部件，电源制作一对) Q( p3 z* q& I' e, N. t5 i8 Q
做芯片时可以通过改PIN脚，统一改名字
9 \' O |" _) ` Z4 J; T4 c格点设置：VGS 100MIL
+ h) N9 m4 M2 A) w' O |
| 3 | PCB元件制作 | 参考点放置中心：EFC
5 s* `8 f+ @% t/ d& U0 o8 F+ w( R2 g放置焊盘，不要放置过孔& a. j! Q1 U& W% X9 a+ `8 A( c9 v
丝印线宽度：0.2mm;丝印线放置TOP丝印层
/ K: p! m2 D3 Z) [, D |
| 4 | 放置元件及连线 | 放置-器件 连线：放置-线) Q( |5 H! j* S, r Y
1 网络标签：单页原理图有效、可自定义网络标签名称。（Netlabel）) o- t+ U/ h# n" D. D) P
2 离图连接器：跨页原理图、可自定义离图连接器名称。（offsheet）
0 J5 H* ?7 v: G3 端口：跨页原理图、可自定义端口名称.（port）
& ^1 ^& M* R, L: a% P* e4 电源端口：完全忽略结构，都是连接在一起的.(VCC和GND)
) _: n4 s5 z6 ?4 W+ }8 t5 走线SHIFT+空格键可以走斜线$ U0 s6 u, ~/ f3 M+ p
精准找器件位号：JC
) P% s/ e' ~0 \5 U: P |
| 5 | 位号标注方法 | 工具-标注-原理图标注-复位-更新更改列表-接收更改-执行变更 |
| 6 | 原理图检查 | 工程-工程选项4 t, @8 t. B) _* {) i* ~
位号重复：duplicate part designators
8 q% ?6 k. Q" Z7 {网络悬浮：Floating net labels
2 z) `9 t( C) d5 H, j( H电源悬浮：Floating power objects. G; b' z0 W9 j, t) N" t
一个网络多个名字：Nets with multiple names) N8 h3 U, P$ [/ s- i, T
单端网络：Nets with only one pin
' @" K" Q, ]) r$ l, X" L. F工程-验证PCB项目（Validate pcb Project pcb_project.prjpcb）
8 ~2 T0 J! Y4 ~结果在Panels-messages中
( F3 t& t* J7 k) s# p7 G实际检查结果是：
7 ^4 h! D6 J3 ]% w1 c$ U/ {- D# Z7 Punconnected pin:未连接引脚
2 t0 J; t; S3 W+ L$ q0 S, Onet b has only one pin:单端网络
! o9 b3 F# m2 E- ?. R( |net wire has multiple nams： 一个网络多个名字
1 l) [" p. A( r; F4 a5 Kduplicate component designators：位号重复
. ^; a. Q, p) h/ t |
| 7 | BOM表输出 | 报告-Bill of materials9 S$ l$ U/ D4 T. K7 i5 k. x: j# R
|
| 8 | PDF原理图输出 | PDF-文件-智能PDF |
| 9 | 封装导入 | 选中元件-Footprint2 a9 c5 w0 c. h4 |# W
工具-封装管理器-添加-接受变化 |
| 10 | 板框导入 | 文件-导入-DXF-mm(毫米)-元素导入-层叠设置（放入机械1层）
. r7 }8 H, `6 I \文字格式选择-TRUE TYPE(特殊粘贴EA)
' ]9 S5 Q# A9 I" ?1 y p3 ]( {shift+e跳到热点上;6 t6 e2 N3 N; f5 X% O1 O/ C
板框线宽度：0.2MM
. ?& [! X# V" |9 T; ?% [2 Y! V板框定义：DSD m4 L! P/ v1 |/ t2 s3 ]
板框挖槽：在机械1层画好想要的图形；工具-转换-以选中的元素创建板切割槽2 F# J3 U/ [5 _' K. E- p
自定义板框：ctrl+G 通过这个对话框直接输入想要的尺寸，DSD直接生成' C q: _8 O7 ]6 }+ K" u% U& b
选中一根线后，按TAB键可以全选
; \( ]7 k. p; A( _板框和定位孔放置在keep out layer层 |
| 11 | Keep out 层
% c: a* {4 k) A+ B% Z/ }设置 | 选中板框后复制到空白处，选中状态下——工具——转换——转换选中元素到KEEPOUT——MS键——移动选中对象-到板框上 |
| 12 | 尺寸标注 | 放置——尺寸——线性尺寸（放在机械1层）带毫米单位 |
| 13 | 网表导入 | 设计-Improt changes from pcb-project.prjpcb
! z, F2 h3 O% q; {( b1 j封装变更：在原理图中改好封装后更新到PCB中去
/ B0 S5 p% g$ U7 M 设计-update pcb document.pcbdoc9 _# ~% {" P# h; Q9 i$ Y: _
常见错误提示：4 I5 ]- S) B( Y) R( \3 ]5 m
add differential pair：添加差分对/ X2 M a+ z. ~ T" c: |. v. g3 m! {
add component class members：添加组件类成员
. f% I! ~* Y. S* i& u$ f1 m( [网络也会出现没有封装的原因是网络旁边有个测试点，因为测试点没有封装也会报错
( }$ v4 E6 [1 I$ c2 T+ tunknown pin:原因是画元件时用电气线画的导致报错
( ~8 a8 v9 U& l. Pnumber of nets differential pair:后缀改成-p -N就没有这个报错了，原因是软件不识别* M; @0 A+ m U! z4 r% U* a
: a% J" ^" `$ S9 \! f. k" g0 X |
| 14 | 位号大小设置 | 选中位号-右键选中查找相似对象-高度height和宽度width选成same-确定-在新的对话框中在高度和宽度的填空中写30/5MIL" q8 ?0 E2 R3 a; N5 X1 K
位号放入元件中心：选中全部-右键对齐-定位器件文本-标识符选中间 |
| 15 | 布局规则 | 交叉模式设置方法：在PCB设置中工具-器件摆放-矩形区域排列设置成F4快捷方式（ctrl+鼠标左键）$ h" L$ t% O* N( W% }" {" \
按照模块化、信号流向布局' R9 A4 ~0 d6 y2 o
流向顺、交叉少、路径短、隔离、靠近
4 P# s0 v% Q) _. n通过MS对固定器件定位，抓取中心点shift+e（可以过孔辅助定位）, f7 L' l, H9 y- p9 b
TC:交互布局快速定位元件位置7 X( O, }; o! B0 k" y) z: h
布局元件时快速找到对应位置方法：鼠标左键点击器件相应的位置会高亮$ q1 D2 Y3 z f* j1 L
& s v" A% w4 r$ x
- n& s" a: M7 M0 |# ?. R0 p, i
' L( u. [8 c9 b1 Z
; `) S9 M4 m# f% E
( p; W2 f" Z1 g6 T' l
1 c3 c; N, t1 r+ R0 [
% I$ R4 O* U2 _, O |
| 16 | 层叠设置 | 设计-层叠管理器 正片层：signal 负片层：plane 保存：ctrl+s- y p1 u- k7 P ]% {2 _: e+ b3 a
负片层电源内缩：1mm (pullback distance)
$ m6 B/ i q: B4 G, ^负片层地层内缩：0.5mm
. b6 N& F( ?1 K层叠规划：要看走线最密集的地方飞线数量和BGA深度来定
, Z3 _* g J. l1：元件面为完整的地平面# R5 I/ J V$ [+ J z" w+ u
2：无相邻平行布线0 W+ l2 |9 b' l& K
3：所有信号层尽可能与地平面相邻0 i' m1 Q1 S: R- G
4：关键信号与地平面相邻
+ v0 _- _* l, a$ Z# P5 p阻抗：单端50欧姆 差分100欧姆 USB90欧姆+ ~% J3 @# r/ O
影响阻抗的因素：介质厚度、介电常数、铜厚、线宽、线距
+ {) H- M7 J$ c- e( B9 U* `介质厚度、线距越大阻抗越大；2 w0 }! Q* m( v8 P, h |! N$ ]* A
介电常数、铜厚、线宽、阻焊厚度越大阻抗越小
: |: n7 C, i8 a3 `+ d
% W, }0 `% ~& e# Q |
| 17 | 规则设置 | 设计-规则
' b' ]6 P; u' n/ J& U7 f( {1 V线距规则：electrical--clearance--最小间距：6/6 5/5 4/4
9 p m. Q& j# p5 S线宽规则：routing---width---最大1mm 50MIL( i. A$ e; k1 @) N0 i! b; n4 s O
过孔规则：routing---routing vias--- 12/20 只设定一个规格的过孔. {+ O& W! u1 k3 r6 W7 ]0 U
差分规则：routing---diffpairs---routing
2 c3 X( S p; v阻焊规则：mask---solder mask expansion---外扩2.5mil
4 P4 S9 Y) L$ [铺铜规则：; n" X$ g+ @5 n1 K8 M: M
plane---power plane connect styls--设置内层过孔连接方式- n3 ^7 U4 A2 n1 x
plane---power plane clearance反焊盘设置8mil
6 }9 H4 y5 J2 s) {7 j; y5 O" X7 cplane---polygon connect顶层底层铺铜设置---高级---过孔全连接
$ w7 L' x q* {8 p- m2 H. \$ U8 `机械加工规则：manufacturing---holetohole clearance---孔到孔距：0
7 k& y' B, t% O% W1 M助焊规则：manufacturing---minimum solder mask sliver 0% P3 J5 e: F# w) J% Q. o8 f% z
绿油到丝印规则：manufactuing---silk to solder mask clearance 0
0 K4 ?' O3 F* v3 ?( I9 H/ b" A丝印规则：manufactuing---silk to silk clearance 0# K- f2 d `5 c* x% k6 v
元件摆放规则：placement--component clearance 0 |
| 18 | 类设置 | 设计-类；添加自己需要的网络，在panels中选择PCB选择自己喜欢的颜色
$ g1 g8 p: m5 i$ w2 M5 \颜色开关：F5 |
| 19 | 布线 | 外层1A=20mil线宽
# a2 h( Q7 Z; A0 o6 z/ K" T% n* M' Y$ r内层1A=40mil线宽 \$ R' G/ b" y5 F
过孔0.5MM=1A电流
7 O# ]+ h4 r# _5 [* ]$ N- ^& e铺铜可以用填充方式更快捷% Q8 R! d( r U
放置原点：EOS
+ c) j9 W* r: j+ A# f2 Z# m扇孔：UFO
+ n3 `; L9 ?) h放置-走线7 J" j) Z* c2 k F& \+ i! j. c
USB差分信号：90欧姆（USB是90其他都是100欧姆）+ e: p0 t' x3 B4 U' P* r) ?! W
HDMI差分信号：100欧姆! C, F$ L1 `; O# g% v* v1 ~
差分信号走线：先建立类 设计-类选择差分信号新建；在PANELS中选择PCB选择差分信号项，选择2个信号线设置规则，开始走线
: l8 ^) _1 s: P. M差分信号：100欧姆阻抗
6 \0 e5 A$ p% D! y) V& V5 I7 T$ {多跟走线：UM
+ j: b& u/ `, R. ]+ d. h$ J3 k等长布线：先设置等长误差设计-规则-High speed-matched lengths- 选择相应的网络设置好误差值一般为5MIL，差分信号为5MIL
" l4 x5 @+ x3 h+ D sIgnore obstacles: 忽略障碍走线! u5 Y8 ]$ \* D6 H
walkaround obstacles:遇到障碍绕行9 i g8 k+ g/ J6 Q/ M1 @7 T' M0 k
Push obstacles: 遇到障碍推挤/ a, ^. Q* J5 S* \0 O' b L: O4 G" k
HugNpush bostacles： 遇到障碍停止( t, k! d4 Y8 f5 y; a2 [0 V
|
| 20 | 铺铜 | 放置-铺铜
1 {! K0 w, B5 I1 L3 g+ r) S选好区域后-hatched 线宽5格点4-pour over all same net objects 移除死铜 remove dead copper |
| 21 | 位号位置调整 | 只显示TEXTS项，依次移动，位号不要在焊盘和过孔上；
' Q2 d0 A" K6 L位号大小：5/24MIL(最小) 5/30MIL（一般） |
| 22 | DRC检查 | 工具-设计规则检查；只检查电气规则；等号报错清楚TM
! X% G! w! { ^2 H/ ?Clearance:间距
" v1 _; x& m# ^2 U* ?0 b1 }creepage distance:爬电距离1 j. \8 q5 c m; C8 p
modified polygon:没有重新铺铜
$ }' M* v5 I2 W6 ^' K! ushort-circuit:短路
6 L. p- @2 J# O5 Bun-connected pin:未连接管脚% P! _' P1 L9 S% j. E8 J1 D
un-routed net:未连接的网络 |
| 23 | LOGO放置 | 放置-Graphics |
| 24 | Gerber文件 | 文件-制造输出-gerber files4 X1 E7 U( k5 X: d& t8 p
单位：英寸 格式：2:4
0 I1 K: l9 x: b* S只选在用的层；勾选机械1层；勾选包括未连接的中间层焊盘! r; A' s$ F/ ~, e$ \. S5 t
钻孔图层打勾，镜像不打勾；胶片规则里面加零；其他默认+ [$ c* Y, u: x* Q9 V
|
| 25 | 钻孔文件 | 文件-制造输出-NC Drill Files 单位：英寸 格式：2:4 其他默认 |
| 26 | IPC-D-356网表 | 文件-制造输出-Test point report |
| 27 | 器件坐标文件 | 文件-装配输出-Generates pick and place file |
| 28 | 生产装配文件 | 文件-智能PDF;删掉不用得，通过insert prontout定义需要的 |
| 29 | 拼板方法 | 文件-新的-PCB-放置-拼板阵列1 W7 O* v& l2 L' L7 y! I! d1 n
拼板最大尺寸：双层板：48*32CM 4层板：35*32CM |
| 30 | 常用规则导出和导入 | 导出：文件-规则-右键选择导出规则-全选-保存在制定地方
: n+ ~7 ?% P9 R" Q5 s导入：文件-规则-右键选择导入规则-全选-打开备份规则-确定 |
| 31 | PCB快捷键定义 | F2：电气线 F3：过孔 F9:从新铺铜 F5:矩形区域排列 Z:设置全局栅格 |
| 32 | 实物焊盘尺寸 | 通孔焊盘内径比实物大0.3-0.5MM；贴片焊盘比实物大1MM（特指焊接方向） |
| 33 | 非电气线宽设置 | 0.2MM |
| 34 | 3D显示 | 3D图形：L 3D模式：3 3D查看：shift+鼠标左键 3D回正位置：0
/ V6 w9 k, i7 n! Q3D旋转90度：9 3D旋转45 度：8 |
| 35 | PCB设置原点 | EOS |
| 36 | 过孔 | 板厚≦1.6mm,用0.2/0.4mm(8/16MIL)+ z( U) n% U" N! h5 E
板厚≧1.6mm，用0.3/0.6mm (12/24MIL) |
| 37 | 普通规则 | 线宽和间距铜厚：0.2/0.2mm便宜. ^' M& C/ _ c2 n0 q
1oz代表PCB的铜箔厚度约为36um。1oz等于28.3495克4 {4 Y% }+ ^- s: a+ N
火线与零线安全间距大于等于2.5mm |
| 38 | 间距规则 | 元件边与元件边距离大于等于0.5mm；元件与板边距离大于1mm以上; d- v, m7 A. h7 {
高压与低压距离：2-3mm |
| 39 | 测试点 | 放在通路上 |
| 40 | 开窗的方法 | 在TopSolder或者Bottom Solder层，然后Place->line 直接画一条和原来先粗细一样的线即可了！ |
| 41 | 常用快捷键 | （镜像X/Y）（清除shift+c）7 {: ~9 x4 K; b& _. c! B+ A
（元件顶层和底层切换-拖动状态下+L）（更改线宽shift+w）
& m& t3 P5 s" u* C/ T3 ~1 f（切换单位Q）（特殊粘贴EA）（移动M）（抓取中心shift+e)7 E9 e9 m& v5 \
（线选S）(查找元器件位置JC）（查找页连接符名字ctrl+F）（查找网络JN）
' M7 E% z* X" \; i! m% X5 ?/ b, F (显示整个图纸VF)(元件旋转-空格键)(网络高亮方法-ALT+鼠标左键点击网络标号)$ z( `$ u4 m$ V- B$ q
(Panels打开与关闭:视图-状态栏)（网络飞线关闭打开N）（忽略障碍走线shift+r)
3 W, ?- Z9 i$ K(绿色报错和DRC检查等号复位TM）[位号放中间A+P][多根走线间距相等UM(线选)]
- e5 u, s. Z: i- E[打开系统设置TP][设置栅格大小GG](割铜皮PY)6 `/ j9 X, g& n+ w. v
改变走线角度（弧行线）：shift+空格键5 U3 O+ I4 ]# B% C
鼠线打开与关闭：N 单层线：shift+S3 ?4 s' Z, t# Q+ z3 Y: }9 J
更换过孔：shift+V
# p- [8 j6 R4 @5 c检查重复的线:可以按L调透明度实现draft
/ a+ \4 m. E% o) F2 ~* V6 l3 x走线：F2 过孔：F3 差分走线：F4 重新铺铜：F9
1 \" I8 |( L+ r4 p8 W! P属性面板：F11（PCB） PCB中找SCH中的位置：TC
t. s7 U6 k5 Z; Z连线中打过孔：shift+ctrl+鼠标滚轮
2 [1 c; l6 _9 Q& p" |# I, \ |
| 42 | 阻抗匹配 | USB是90其他都是100欧姆" |) f: t+ [) `% Z; `$ T0 U
100欧姆差分阻抗主要用于HDMI、LVDS信号
* i/ W- O: ~3 W+ W8 G% y90欧姆差分阻抗主要用于USB信号
: v( l5 V5 n) C& P X3 P单端50欧姆阻抗主要用于DDR部分信号
' `: }, }, {$ `% p: C4 O+ F2 {单端75欧姆阻抗主要用于模拟视频输入输出，在线路设计上都有一颗75欧姆的电阻对地电阻进行了匹配，所以在PCB layout中不需要再进行阻抗匹配设计，但需要注意线路中的75欧姆接地电阻应靠近端子引脚放置。1 s6 T8 s( G' @1 r" G
USB：90Ω、HUB：90Ω、HDMI：100Ω、EDP：100Ω、LVDS：100Ω4 `: d2 u l8 }/ C- W, _
差分对时序要求：正负5MIL
* y3 \" Y7 x8 ?! Q* i5 t5 o数据信号时序要求：正负5MIL |
| 43 | 单端(线)阻抗 | 指单根信号线测得的阻抗 |
| 44 | 差分(动)阻抗 | 指差分驱动时在两条等宽等间距的传输线中测试到的阻抗。 |
| 45 | 共面阻抗 | 指信号线在其周围GND/VCC(信号线到其两侧GND/VCC间距相等)之间传输时所测试到的阻抗。 |
| 46 | 文件名不可过长 | 因为出Gerber文件出不来，或者出的不正确 |
| 47 | 文件名不可用中文 | 因为填充功能会失效 |
| 48 | 挖槽后恢复方法 | Multi-layer层选中要删除的槽孔，按Deleta键即可 |
| 49 | 挖槽后槽孔不显示 | 选择Multi-layer层，kind项选择 polyon cutout或者board cutout都可以 |
| 50 | PCB板厚 | 0.8mm、1.0mm、1.2mm、1.6mm、2.0mm、2.5mm、3.0mm、3.5mm |
| 51 | 尺寸小于 50mm X 50mm 的 PCB 应进行拼板 | 一般原则：当 PCB 单元板的尺寸<50mm x 50mm 时，必须做拼板；
. l" ]$ J& w. |: l- Z当拼板需要做 V-CUT 时，拼板的 PCB 板厚应小于 3.5mm |
| 52 | | PCB 的孔径的公差该为+.0.1mm |
| 53 | | 一次侧交流部分：保险丝前 L—N≥2.5mm，L.N PE（大地）≥2.5mm；一次侧交流对直流部分≥2.0mm；一次侧直流地对大地≥2.5mm；一次侧部分对二次侧部分≥4.0mm，二次侧部分之电隙间隙≥0.5mm； 二次侧地对大地≥1.0mm |
| 54 | 线厚度 | PCB铜厚一般分为1OZ(35um)、2OZ(70um)、3OZ(105um)，像开关电源走大电流的就2OZ、一般信号的1OZ就够了。 |
| 55 | ESD | 静电释放 |
| 56 | EMI | 电磁干扰 |
| 57 | emc | 电磁兼容 |
电子产业一站式赋能平台
窥视卡
置顶卡
变色卡
