李子沐-SDRAM单片模块设计

沐Muuu · 发表于 2024-3-17 21:43:49

本帖最后由 cesc 于 2024-3-19 15:36 编辑

数据分组
1、低八位数据组sdram_data_bus：D0~D7,LDQM
2、高八位数据组sdram_data_bus：D8~D15,HDQM
3、地址线,控制线,时钟线设为一组：sdram_addr_bus
等长规则
1、低八位数据组等长误差范围+/-50mil
2、高八位数据组等长误差范围+/-50mil
3、地址线,控制线,时钟线一起等长误差范围+/-100mil

cesc · 发表于 2024-3-19 15:36:37

没问题

[作业已审核] 李子沐-SDRAM单片模块设计

发表回复

精选推荐

最佳新人