毛伟伟SDRAM_1模块的 PCB 设计作业

653bb625aedd2 · 发表于 2024-3-22 14:34:32

本帖最后由 cesc 于 2024-3-26 14:31 编辑

总结

sdram低8位在组走线  高八位组走线每组必须走在一层  等长误差正负50mil
地址线时钟线设为一组等长误差正负100mil
sdram单面布局电源外面扇  信号里面扇出
双面布局板子背面电容  电源扇里面  信号扇外面
开始什么都不管包括3w 报错  美观  只有一个目的先拉通再说
注意打孔割裂

cesc · 发表于 2024-3-26 14:28:19

没有问题

[作业已审核] 毛伟伟SDRAM_1模块的 PCB 设计作业

发表回复

精选推荐

最佳新人