焦彦菲-千兆网口模块-百兆网口模块修改

vv小焦大战PCB · 发表于 2024-3-22 16:37:33

关于修改，时钟记得需要单根包地处理
千兆网口：
除了基础差分线组内等长，学会了运用xsignal对tx，rx进行组之间的等长处理

vv小焦大战PCB · 发表于 2024-3-22 16:38:14

本帖最后由凡亿周老师于 2024-3-23 14:02 编辑

关于千兆网口，外壳地网络由于挖空未连接，但是插上器件后可连通网络

vv小焦大战PCB · 发表于 2024-3-22 16:48:10

不好意思刚看到新批改的意见，我将尖锐铜皮进行了修改，但是对于底层回流地问题，目前没想到好的连接路径

凡亿周老师 · 发表于 2024-3-23 13:44:46

vv小焦大战PCB 发表于 2024-3-22 16:48
不好意思刚看到新批改的意见，我将尖锐铜皮进行了修改，但是对于底层回流地问题，目前没想到好的连接路径

调整走线，打上缝合地过孔

凡亿周老师 · 发表于 2024-3-23 14:00:20

包地打上地过孔

凡亿周老师 · 发表于 2024-3-23 14:00:47

完成的比较好，没什么问题

凡亿周老师 · 发表于 2024-3-23 14:02:20

regout走线加粗处理

凡亿周老师 · 发表于 2024-3-23 14:02:46

vv小焦大战PCB 发表于 2024-3-22 16:38
关于千兆网口，外壳地网络由于挖空未连接，但是插上器件后可连通网络

推荐在PCB板上连接

[作业已审核] 焦彦菲-千兆网口模块-百兆网口模块修改