双向收发的信号应该在哪进行串联端接？分享几个实用设计方法!

edadoc

高速先生成员--黄刚

经过上次高速先生的描述，相信大家已经掌握了串联端接的秘诀了，简单来说，那就是第一步：先看看芯片的驱动内阻，第二步：再用加起来50欧姆匹配的方法来选择适合的串阻值，第三步：把这个串阻值放在链路适合的位置！如果之前没关注高速先生的话，那就再看看《为什么串阻阻值通常是22到33欧姆，看完后不信你不懂！》这篇文章吧！这三步打出去之后，信号的质量即使不是完美肯定也是非常能打了！对了，好像上一篇文章没有具体的说到第三步哦！那到底什么位置才是最适合的位置呢？

+ j( [/ C" {# t! Z; ]4 v

" j+ E6 d+ O* ^8 M' K8 r

当然，这个问题其实不难，串联端接的全名叫源端串联端接，那正常肯定就是放在源端了。也就是在发送端一出来的位置就立马把这个合适的串阻加上，基本上就是最佳的方案了。当然具体pcb设计一般都是BGA作为发送芯片，这样的话，在BGA扇出后比较近的地方加串阻也是ok的，反正原则就是越靠近源端越好了。

) z; n, i; m4 s: [! U( y" a9 R9 j

掌握了这个技巧后，基本上80%以上的设计你都可以信手拈来了。但是总有一些信号类型会让你意外，例如那么一种场景，速率同样是几百兆以下的不算很高速的信号，但是不是单向传输，而是双向收发的信号。简单来说就是，你发了我收，我还会发给你收的那种哈！

  F7 P) L- }( F6 I- T7 Z

. E5 ~/ u2 |) L

下面高速先生以一个具体的项目给大家展示下哈！收发芯片的走线大概6000mil，也就是6inch的长度，然后是双向收发的情况，如下所示：

) Z# e. V4 z: u8 n

* @% i$ G, y& g- D. ?* y

我们会首先选择一个合适的串阻值进行端接，当然不是每个模型都要自己去算芯片的内阻，有的模型会直接告诉你，例如这个项目用的这个模型！在这种特定的驱动下，它的内阻是37欧姆！那我们就能够算出我们需要端接的串阻是大概用15欧姆，就能够和50欧姆的传输线去匹配了！

3 R# K) w4 a& ~( B1 x9 ^

正常情况下如果是单向的信号，我们就可以很轻松的把串阻加在源端，就像下面这样。

9 s$ K9 m! A/ ]; S

0 q( E' O$ e: b0 D

这个时候的确波形质量杠杠的！

7 H* f% U( o% U# C

但是对于双向信号来说，一个方向的信号质量有多潇洒，另外一个方向的信号就会有多拉胯！原因也很简单，你们链路反过来看，那就是另外一边的情景了。

这个时候就相当于把串联端接放到了末端，基本上放不放，也没什么区别了！

+ P7 l. F% o% D! b. ]& }, t

$ Y1 Q/ \7 p4 z+ Y* `% M6 h

那面对这种双向收发的信号，该把串阻放在哪里好呢？感觉讨好了一边，就一定会冷落那一边！话都说到这个份上了，其实对于这种双向收发信号而言，常用的解决方案也已经呼之欲出了！那就是两边都争取讨好一下！

0 Z; p8 ]- e3 R

$ P9 O7 k7 H9 G/ c

例如把总长度6inch中间分开，一边3inch，然后把串阻加到中间去，这样就两边都能兼顾了。

! j+ D: K. K- y) r0 v5 ^. V

嗯，其实这个方法挺具有人生哲理的，从结果上看也是这样，原来是一边信号质量贼好，一边信号质量贼差。新方法这样一弄的话，就好的变差，差的又会变好！如果收发模型一样的情况下，那么无论从哪边看，接收端的信号质量都会介于上面好和差的之间。

把三种case摆在一起就是下面这样了。效果就是两边的信号都相对适中，不会有其中一个接收端的信号出现更大的过冲，维持了两个方向信号质量的平衡！

当然再思考下这个人生的哲理，你还能想到其他偏门的方法！大家想想，放一个电阻要考虑源端或者末端两个极端的位置，取个平衡就是放在中间。同样如果完全不怕信号质量的情况下，我们是压根就不放串阻的，那么相比于压根不放串阻的极端是什么呢？那一定就是……

的确，如果接收端都是高阻状态的话，这个方案其实很棒，相当于两个方向都是串阻的完美端接了，对于接收端来说，本身就是高阻，再多个15欧姆的串阻也是一样的！

2 e$ Y" \: q9 {# S# B. I8 a

这个方案的信号质量基本就和任意一端加源端串阻的效果是一样的好！

当然不要问我这种这么好的方案为什么很少在具体设计中出现，我相信原因你们应该都懂！

时间关系，本期的文章就先分析到这里了，关于串联端接技术其实在遇到不同的case会有不同的技术延伸点。下次遇到更有趣的场景，高速先生再给大家娓娓道来了哈！

3 t* O  z2 j# i9 t