刘强-两片DDR（T点）模块的pcb设计作业

王德法 · 发表于 2024-8-15 18:46:22

2片DDR相对于CPU对称式布局，滤波电容靠近IC管脚进行摆放。地址线、控制线、时钟线是单向传输，串联电阻靠近控制器端，多个DDR间使用远端分支，分支尽量短且等长，并联电阻放在DDR端第一个T点处。数据信号线分为高八位和低八位，并加上地址掩码信号，同组同层进行走线，单端信号控制50欧姆阻抗，差分信号控制100欧姆阻抗，信号线之间保持3W原则。数据线以DQS为基准等长，地址线、控制线、时钟线以时钟线为基准等长。

cesc · 发表于 2024-8-16 14:04:21

这个距离放的太远了一些

截图202408161404187986.png

[作业已审核] 刘强-两片DDR（T点）模块的pcb设计作业

发表回复

精选推荐

最佳新人