ajyvemwx5b46403953527.gif
) G, j+ m& T, i. P" R5 O( `
点击上方名片关注了解更多# z0 s' [& B4 {# J: ^
8 s( b) n5 V7 `( `* t% V
% n* A# Y5 M# E5 }6 o! u4 J+ ~( S& e4 S) D/ n! ^
大家好,我是王工。
' ?/ g5 j& G$ S8 S
# K" w0 h# q$ Y8 a$ R! W- d' f P! }这是微信上一个兄弟找的我,说他电路调试时有问题,问我有没有可以解决的办法。下面是部分聊天截图。
' X$ X% `) A0 ^, S
vgwuopvgxrn6403953627.jpg
4 [1 V; n5 H0 ]) b
$ }. u% c/ ?9 {. U3 _# D! s% W通过交谈,我把他的需求梳理了一下:
" B3 C7 L% A5 f设备有两组供电电源,一组是主电源,另一组是辅助电源。; ~/ g! \( z( m; }0 X0 ]+ t
主电源和辅助电源同时供电,优先使用主电源,当主电源断电后,辅助电源无缝衔接给设备供电。$ a6 T9 P9 ~% u6 { _
然后呢,网上有一个推荐电路如下图:这个电路是怎么工作的呢?" q. d8 B/ B7 t: ~- h
005yuauem426403953727.png
6 M% z9 |1 E4 v7 f5 B7 O# h
电路分析:3 F2 G" \' ~& x
1、当主电源Vin1为3.3V时,Q1的NMOS导通,然后Q3 PMOS的栅极被拉低, Q3 导通,Q2 MOS管关闭,外部电源Vin2断开,VOUT由Vin1进行供电。2、当主电源Vin1断开,Q1 NMOS截止,Q2 PMOS的栅极通过R1下拉,Q2导通,Q3 PMOS的栅极通过R2上拉,Q3截止。VOUT由外部电源Vin2供电。
. s* U) H/ c+ M5 s4 U4 B通过分析看来,好像电路没什么问题,主备切换可行。但是在实际调试过程中发现主电源在下降的过程中,Q1和Q3不能及时断开,导致Q2只能通过体二极管导通,有0.5V的压降。Q3不能完全关断,而Q2就开始导通,外电源通过Q2、Q3形成通路,进一步阻止主电源的降低。相当于Q2永远不能导通,一直都是体二极管在导通。这就很严重了,相当于MOS管Q2一直没工作,整个电路就没啥用。# P2 f0 Z Y% R/ t/ w
问题出来了,那是什么原因导致的呢?其实就是主电源在下降的过程中Q1,Q3没有及时关断导致出现一系列问题,那是什么原因导致这两个管子关闭这么慢呢?两种可能:
J7 j* K P( ]0 S: s1、主电源本身掉电比较慢,从而引起管子慢关断;( L5 L1 U2 Y* j g5 P! o
2、MOS管选型不对,Ciss寄生电容太大(感觉又不大可能,现在管子寄生电容都做的很小,应该影响不大)。$ U; b# w! u6 i
至于怎么优化电路,两种方法:7 k9 {) E. ]. @! z+ d( [5 S% A
1、让主电源快速掉电;(怎么做到?), [1 o: J! F* l
2、让辅助电源慢速上电。(很难,而且不太好)
: B; H d1 N! K! D( g1 {8 _
/ t! s; }" Y7 m5 r5 I7 ]这个例子也给大家提个醒:网上的电路不能随便拿来用,自己最好先验证一下再用。2 _4 [7 Q. G1 z; c2 v' H
最后,这位兄弟板子已经打回来了,各位有比较好的优化建议,或者更好的电路分享,可以留言或加扫下方二维码,加微信告诉我,谢谢大家。8 L1 c+ S$ i6 q3 u' z* g. r
jqi4pcyvld16403953827.jpg
9 [ B9 b7 @. K$ B
etnoolrs1if6403953927.jpg
0 x( }% \0 F) W$ L声明:5 u' j! }# v( Z: j
声明:本号对所有原创、转载文章的陈述与观点均保持中立,推送文章仅供读者学习和交流。文章、图片等版权归原作者享有,如有侵权,联系删除。投稿/招聘/推广/宣传/技术咨询 请加微信:woniu26a推荐阅读▼% D. y _' p4 [
电路设计-电路分析
% ]& o% K/ a9 T" X. ?" ~emc相关文章
1 v! d* G0 \4 ]1 l- \电子元器件
6 O6 r2 G$ j) W1 S后台回复“加群”,管理员拉你加入同行技术交流群。 |