PCIe接口全称PCI Express，由PCI-SIG组织发布的用于替代PCI总路线的新一代高速串行总线与接口。PCIe接口版本经历PCIe1.0、PCIe2.0、PCIe3.0，目前主流应用的PCIe接口为PCIe2.0。3 Q% G8 O! l! S& |' B& [
PCIe作为高速差分串行接口用于替代PCI单端并行接口，在进行物理层信号测试时，不同于PCI利用同步时钟（33MHz）进行数据读写，PCIe通过高达2.5Gbps的速率对信号进行收发操作，硬件测试时主要关注其参考时钟（100MHz）和差分收发信号（2.5Gbps或5Gbps）。
8 T) F' g* K7 x) d9 \/ ]$ D
xqyg4a4rrf164010451408.jpg
4 s6 y2 j- |* N/ n
1、PCIe接口硬件特性PCIe规范非常复杂，规格分为基本标准（Base）和CEM标准（Card Electromechanical），前者主要描述PCIe的基本结构、协议、链路层、物理层以及软件接口，适用于所有PCIe接口，后者重点关注PCIe接口在PCI桌面/服务器中的应用策略，包括各种类型的插卡的定义与使用等，两个规范互有关联，要理解芯片级互连的硬件（电气）特性要求，需要深入分析两个规范。
/ [- w1 J6 H- \9 q. ~* r+ O5 y4 Z
3md3nb23xzl64010451508.jpg
! C3 G( l( y7 z- C2 W* F: w) B2、PCIe基本拓扑结构PCIe CEM标准规范根据PCIe器件的位置将PCIe分成三种拓扑结构：, U8 F) N0 ^; W! j# w
芯片级互连，PCIe器件在同一系统单板上；插卡级互连，PCIe器件通过插卡与系统板插座互连，系统板和插卡上各有一个PCIe器件；背板级互连，PCIe器件分别在两种插卡，通过背板（或系统板）上插座完成PCIe互连。
. y0 f; @; `/ e# S! Z
5 H9 I- q; C2 H- N: o% L( Y
ucpnub0yh3k64010451608.jpg
% S- D5 `# s/ R4 l5 `: L2 l图2.1?1、芯片级互连# T/ S. | _6 n- v0 m8 E+ l [
5btp02jydxq64010451708.jpg
: Y) n; ~- H; u0 x5 C图2.1?2、插卡级互连
: A0 j7 y t N% O, y n! F
5irrh3wadh564010451808.jpg
( I$ k( k1 s$ U
图2.1?3、背板级互连
+ o0 c; _9 t& I其中，插卡级互连与背板级互连多用于PC或服务器的主板，PCIe CEM规范对其硬件电气特性描述非常详细，且主流的高端示波器厂家都提供了一致性测试夹具和软件，这里不作描述。3 \9 ]3 h; b6 \. g* D% i8 \ d
3、芯片级互连PCIe电气特性芯片级PCIe互连在通信产品中应用极为广泛，目前几乎完全替代PCI接口，成为了芯片互连的标准接口。芯片级PCIe接口通过是1 lane的差分串行线连接，主要信号包括复位、参考时钟Refclk以及收发差分串行SerDes信号，复位信号较为简单，PCIe规范没有特殊要求，本文重点讨论Refclk与SerDes信号要求与测试。
/ `. v/ x: w4 s4 v
k3t2lozkafn64010451908.jpg
7 F/ ` } W' U9 R3.1 参考时钟Refclk±关于PCIe参考时钟， PCIe Base 2.1规范中没有对Refclk的电气特性有明确说明，只是在4.3.7章节说明对于2.5GT/s系统的时钟参考《PCE Express Card Electromechanical Specification, Rev.2.0》。9 }+ d3 ~+ m+ z- s6 J# ?# C
tgkr4gtwmni64010452008.jpg
0 W. N6 A# g% y" F) o& q5 s' m
查看PCIe card 2.0，对差分时钟Refclk±有明确的电气特性要求，如下所示。/ L: K# Z/ ^# |0 q7 K( x
hiuxsthutko64010452108.jpg
9 ?. _. y! u. j7 a# o" {( c' ~$ f( `& G6 B! f9 ]3 \
3xlgykgrmmf64010452209.jpg
2 k9 j, M0 x# C" E
$ Z8 [8 ?) q. X4 j+ E: n8 l( F
oao4obwlj0f64010452309.jpg
a5 I/ o6 K3 ]; ^% ]% g1 {) F' i从规范的要求来看，对输入参考时钟重点关注时钟频率（周期）、占空比、上升/下降沿、差分输入高低电平、边沿单调性、单端交叉点电平以及周期间抖动等指标。 l1 d4 K9 z3 }. E8 z
fixvpaccw3564010452409.jpg
& y& _# t6 q. }/ f! P
对于PCIe参考时钟的使用，一般也有两结构Common-clock bus与 Source synchronous bus，前者是通过晶振或差分时钟驱动器同时给PCIe的主（master）从（slave）器件提供参考时钟，后者是同主器件驱动时钟给从器件接收。对于common-clock模式，主从器件的参考时钟都要测试，PCIe接口中的参考时钟只是作为基准时钟使用，对差分信号没有同步要求，所以不需要测试主从时钟的时延skew，对source syschronous模式，只需要在从器件测试参考时钟的接收端即可。6 J$ c* K- ]. y. N G
3.2 高速串行差分信号RXD±与TXD±PCIe2.X支持5GT/s和2.5GT/s两种速率，对于板内芯片级互连来说，驱动端（Transimitter）信号质量不是最重要的，重点关注接收端（Receiver）信号的电气特性要求。. k6 }8 R/ k7 \* j3 R( ^. W; o% X
PCIe Base 2.1中第4.3.4章节对Receiver的电气特性有了明确要求。
$ ~8 w. M; o1 l8 r, L8 x! y K
3xv4azt41oq64010452509.jpg
( q. D w0 @9 N2 x6 ^) v* w
& ~- r3 H8 I/ [
0hrz2admkag64010452609.jpg
' a. v: }/ p% P `( n3 P. P" C# P; {
从规范得出，Receiver重点关注差分信号眼图和抖动，对应VRX-DIFF-PP-CC和TRX-EYE-MEDIAN-to-MAX-JITTER，同时，测试时需要设计Rx PLL的带宽。3 }5 n$ j# ^$ [3 b* Q5 J
4、PCIe接口硬件测试根据上述章节对芯片级PCIe硬件电气特性的描述，PCIe硬件测试主要包括PCIe参考时钟测试和PCIe接收端信号测试。. T* |5 p! C9 K1 V& S4 n
4.1 PCIe参考时钟测试PCIe参考时钟Refclk±为差分信号，分单端测试和差分测试，前者使用两个有源单端探头同时测试参考时钟的正负端，测量交叉点电压VCROSS，同进观察边沿单调性；后者利用差分探头测试差分时钟的正负端，测量项包括频率、上升/下降沿斜率、差分高低电平、点空比、边沿单调性、时钟抖动等。具体测量项见下表所示。
# E) {" y$ K" m# b! O0 |表4?1 PCIe参考时钟特性测试数据5 S. ~" W: F( t7 P" B
g01aiemd5aq64010452709.png
# Y4 F9 P$ i4 ]8 i& i- ?
4.2 PCIe接收端信号测试PCIe串行数据信号测试，只测试信号的接收端（RXD在master端测试，TXD在slave端测试），测试点尽量靠近芯片引脚处。因PCIe规范对数据交叉电压没有要求，数据信号主要是测试差分信号，单端不作测试。测试内容分为眼图和抖动，测试时注意示波器PLL带宽的设置。
! y. _/ g$ @1 a4 W/ w表4?2 PCIe数据测试数据0 l) W, Y0 w9 d( R/ \! Y
5hnqrybo3w464010452809.png
! j! N/ l7 o) ]- Q" M" ~* P
5、PCIe硬件测试案例以某通信产品为例，测试其WIFI与CPU互连的PCIe接口信号，测试结果如下。
7 ]% W5 A6 ?! o9 `表5?1 PCIe时钟测试数据2 l! h1 Z: e8 L; ~8 H% p, b6 }
4e0ucwuve1h64010452909.png
! L3 U; ~$ j4 t9 q: O6 x表5?2 PCIe时钟测试数据$ V+ ]# f7 M+ a5 s1 A
nas3q1jab1564010453010.png
' P2 j$ X4 I ?% C9 K
! B# ]# P0 w) u3 K" e. Z
b3n52qidi0x64010453110.png
8 d9 {8 W( ^1 o
8 s* n% A$ {- w9 L1 e. @
ixz0fat5bvc64010453210.jpg
- N! w* `. q4 w: @ J# I图5?1 PCIe参考时钟测试波形
3 p; c& g* K! r/ z2 J
x2j0y04se1v64010453310.png
' N# w6 d8 n7 m* p
5 q! i4 Z; {% f$ k/ c2 X# E
 + r. L0 c- \/ J( t
图5?2 PCIe接收端RXD测试眼图
2 y$ r$ j% L* \" A6 [, s! m & T5 ]6 P# w% S0 e$ r
8 l/ f9 j, x8 y( G 1 l% G4 x" Q B u$ j
图5-3 PCIe接收端TXD测试眼图 | 
电子产业一站式赋能平台
窥视卡
置顶卡
变色卡
