以太网接口硬件知识

硬件电子工程师

以太网口是我们日常工程中常用的通信接口，以太网接口有很多种，本文将对常用以太网接口进行科普介绍。
* W# S. i( h! `3 x5 V- J3 C1、GMII接口1.1 GMII接口概述GMII接口属于源同步时钟类型（时钟与数据都是由同一芯片驱动），时钟速率125MHz，接口连接关系如图1所示，22根线，其中TX_EN, TX_ER, TXD这些信号同步于TX_CLK；RX_DV, RX_ER,
, z+ F8 b/ x' W) `9 ~2 _' z

qmsrxdmvnnc64010454919.jpg

: O( C1 \/ K$ H$ k图1 GMII接口原理框图
RXD这些信号同步于RX_CLK。其它的两个信号CRS, COL只用于半双工模式，一般设计中不会用到，而且这两个信号与时钟是异步的，对这两个信号不做要求。各信号说明见表1。
+ a9 f: @" {* i. j表1 UTOPIA LEVEL 2接口信号说明
& J+ j* B" Q+ k) t6 A! I+ u

信号名称	信号说明 . {- w, j. j. u+ @% M% o
TX_CLK 9 n2 Q/ R6 `7 e% c	发送方向时钟信号
TX_EN	发送方向使能信号
TX_ER	发送方向错误指示信号
TXD	发送方向数据信号
RX_CLK	接收方向时钟信号 + Y! V+ M+ d% w# O& D! @# S
RX_DV 6 T5 ]2 K9 n* l% Z. ]6 `	接收方向使能信号
RX_ER	接收方向错误指示信号 , `% E4 b, O( }4 D
RXD	接收方向数据信号
COL - |% [& X) q0 n6 C4 R/ ~	碰撞指示信号
CRS	载荷检测信号

1.2 设计原则1、要求同方向的时钟数据严格等长，即TX_EN, TX_ER, TXD这些控制/数据信号与TX_CLK等长；RX_DV, RX_ER, RXD这些控制/数据信号与RX_CLK等长。一般设计中，要求控制/数据信号与时钟信号的长度差不大于1cm（约0.1ns）。
6 w" s0 z9 U- {* F( i/ u& a2、要求信号的发送端（包括时钟/数据/控制信号）串接33欧姆电阻以减小反射，提高信号完整性。
% g# C/ j' h) i/ v# Q3、信号走线中要注意保持阻抗的连续性，尽量减少过孔数量（一般过孔数量在3个以内）
4、因信号线较多，在布局允许情况下，PHY与MAC尽量靠近，减小高速信号受的串扰。
6 \5 C) |; s1 u2、RGMII接口概述2.1 RGMII接口概述RGMII属于源同步时钟类型，最初是由HP制定的一个GMII精简版专利标准，得到各大主流厂家的认可，成为一个普遍应用的关于xMII系列接口的标准。RGMII经历了1.0\1.1\1.2\1.2a\1.3\2.0几个版本。从2.0版本开始支持HSTL，之前的版本支持2.5V CMOS。
% @4 V# f( T# i" K' l' TTXC/RXC时钟频率支持125MHz，25MHz,2.5MHz，可以适配1000M,100M,10M速率。在时钟的上升沿和下降沿均进行数据采样，相比GMII接口，数据信号线收发方向各减半变为4根，信号线总共有12根。如图2和表2说明。
0 P* l% v9 l% s: G

to5rm2zcp1s64010455019.jpg

+ E- H5 I; o: E* `. W( A) f图2 RGMII接口原理框图
表2 RGMII接口信号说明

信号 $ h; u+ L" N  E0 e	方向	说明 + V7 j. Y) d$ s8 w9 M
TXC - T6 r+ q' |5 B7 |- a	MAC-->PHY	发送时钟信号 " B5 V2 v  P& E! O
TX[3:0] " J, ^4 h3 K5 [" {2 N" O	MAC-->PHY ) ?! ?1 c5 m2 B: q8 a' d	发送数据信号 ! p! e" E: X' |  d
TX_CTL	MAC-->PHY	发送控制信号 1 F3 |6 C  i3 B! m
RXC 2 X# c) d& B' V* W: X	MAC	接收时钟信号
RX[3:0]	MAC   M, r" V# y, P1 i8 A	接收数据信号 & ]0 s" X/ d7 m6 e- B' W
RX_CTL * ^. M0 F0 e7 y" b. H. D	MAC	接收控制信号 # H% T5 L, _: m) _3 B

2.2 设计原则1、要求同方向的时钟数据严格等长，即TX_CTL，TXD这些控制/数据信号与TXC等长；RX_CTL，RXD这些控制/数据信号与RXC等长。一般设计中，要求控制/数据信号与时钟信号的长度差不大于0.5cm（约0.05ns）。
% L" B6 U: u' d2、要求信号的发送端（包括时钟/数据/控制信号）串接33欧姆电阻以减小反射，提高信号完整性。
3、信号走线中要注意保持阻抗的连续性，尽量减少过孔数量（一般过孔数量在3个以内）。
4、因信号线较多，在布局允许情况下，PHY与MAC尽量靠近，减小高速信号受的串扰，线长最好小于4000mil。
$ `) p) Z9 K3 h' U3 D0 ^3、SS_SMII接口3.1 SS_SMII 接口概述SS_SMII（又叫S3MII）接口属于源同步时钟类型，接口原理框图如图3所示，时钟速率125M Hz；信号与时钟间的关系等同于GMII。

wrrmkpfd1ny64010455119.jpg

图3 S3MII接口原理框图
3.2 SS_SMII接口设计原则1、要求TX_SYNC, TXD信号与TX_CLK等长；RX_SYNC, RXD信号与RX_CLK等长。一般设计中，要求控制/数据信号与时钟信号的长度差不大于1cm（约0.1ns）。
2、要求信号的发送端（包括时钟/数据/控制信号）串接33欧姆电阻以减小反射，提高信号完整性。
3、信号走线中要注意保持阻抗的连续性，尽量减少过孔数量（一般过孔数量在3个以内）。
2 O1 |5 p( O; p6 a+ }1 y1 }4、在时间允许的情况下，尽量对接口进行仿真。
4、SMII接口4.1 SMII接口概述SMII接口公共时钟模型（两端芯片的时钟来自共同的时钟BUFFER），时钟速率125M Hz，接口原理框图如图4所示；并不要求数据线与时钟等长。
  D" f; T' z' s- Q# Z4 N4.2 SMII接口设计原则设计时可以先考虑使REFCLK1, REFCLK2等长。
; r! N8 s3 }1 `  U0 f[/ol]
4 P- a# C1 r8 U3 F# V  f

02dkbz2nxcl64010455219.jpg

图4 SMII接口原理框图
2、要求SYNC，TXD，RXD这几个信号走线尽量短；（从芯片资料理论上看出这些线
的最大长度为1.5ns，21cm；但由于芯片差异性较大，因此实际布线中尽量走短）。
8 ^+ \" |" L4 }( I要求信号的发送端（包括时钟/数据/控制信号）串接33欧姆电阻以减小反射，提高信号完整性；
4 t& J& p' ^+ {7 ~( G2 r7 }: X5 E8 p信号走线中要注意保持阻抗的连续性，尽量减少过孔数量（一般过孔数量在3个以内）。
. u4 {" H3 e0 z. L/ W& @  y[/ol]5、RMII接口5.1 RMII接口概述RMII接口属于公共时钟传输模型，时钟速率50M Hz；并不要求数据线与时钟等长。图5所示为RMII接口的原理框图。

eg1m31rvbmq64010455319.jpg

7 i4 d7 R1 o  i- {8 h图5 RMII接口原理框图
9 H, D4 R7 a) m2 V; `' [5.2 RMII接口设计原则设计时可以先考虑使REFCLK1, REFCLK2等长。
要求其它的数据/控制信号走线尽量短；（RMII规范规定信号的驱动能力在包含负载输入电容情况下不小于12inch，也就是30cm；但由于芯片差异，实际布线情况下尽量短）。
要求信号的发送端（包括时钟/数据/控制信号）串接33欧姆电阻以减小反射，提高信号完整性。
[/ol]6、MII接口MII接口属于公共时钟传输模型，时钟频率25M（100M以太网）或2.5M（10M以太网）。两个时钟都是由Phy发送给MAC的。接口框图如图6所示。另外，该接口的其它两个信号CRS、COL是异步信号，无特殊要求，故不在此图中画出。
对于MII信号，由于信号速率较低，因此在布线上无特殊要求，只要求Phy与MAC离的不要太远就可以了。
8 w: J" a8 B3 H% u5 B" X  R: K

ztseg0uap1x64010455419.jpg

图6 MII接口原理框图