编号:20170828 PCB公益评审报告

PCBQA

您阅读的评审报告自于凡亿PCB QA评审组(www.fany-online.com)
4 R9 W* |6 @6 |------------------------------------------------------------------------------------
使用前请您先阅读以下条款:
3 L3 D4 e% z3 Q/ v* J$ y/ x6 G/ Q1.评审PCB全程保密不外发，评审之后会进行文件删除，介意者不要发送文档！
4 m1 `" {& w" a5 C2.评审报告只是局部截图并添加文字说明，如需更详细的请内容请联系我们评审人员
3.评审意见仅供参考意见，由此造成的任何相关损失网站概不负责 。
------------------------------------------------------------------------------------
3 P/ I: W7 @9 G  c  y2 d3 {0 D如果您的PCB需要评审，请以邮件的方式发送给我们，我们一般在1个工作日之内安排评审
邮件格式：PCB公益评审+项目名称
邮件地址：pcbqa@fany-eda.com
------------------------------------------------------------------------------------
1、走线间距太近、等长数据太近，容易引发串扰
0 X. m* B1 U% V  I& r3 b+ w/ I' \* l

PCBQA

2、电源模块连接太细，载流不够，

+ z% `- K& D/ }' L+ k
十字连接是可以的，需要加粗处理，保证载流

) T# ~; }: B( q7 I: R, M* V4 R  V
/ m: \8 \+ g! p  c- b+ |1 E" f' n
2 G; F9 y$ `. e9 @3 y/ m6 o+ k
0 {: @! \/ B3 q. c6 f) C

PCBQA

问题3 电源走线载流不够 核心电源在表层bga中连接一根线，是不行的，很多地方存在瓶颈


处理意见： 查看电流大小，加大铺铜宽度，保证载流量
* M, O( f/ |$ o) y' b3 [3 X' @

PCBQA

电源分割有瓶颈、分割带不要有狭长的地带，
* U  C* T( J- H0 A$ {2 \$ ?) w. b
, j% v" r$ M2 [" I

3 {" r# m: H. _, H. M% \* z
6 w% K" E% t. Z8 c1 y# \+ `. S
分割掉20mil以上，分割出的区域尽量规，不要狭长的一条 载流都不够
: H/ b7 W( w; D% }' n5 E0 x

PCBQA

) y* S: t+ V0 H4 t" m$ I% H) q. S
6 ~! [5 f+ Y$ v$ S. pDDR走线严重出现跨分割
3 u2 c4 X/ f$ g) V& [: O! V0 j/ I
DDR所有的走线都应该在ddr的电源分割区域内

' q, }  H' s  {" v

PCBQA

时钟差分匹配有问题
* G2 ^4 r. S9 c: y处理意见： 时钟经过串阻以后应该也是差分信号，请核查原理图是否正确
, T! j* P$ {4 r# n& Q
* J" K) b7 O6 }  B; _

8 u' X, m0 G  A5 U/ G" v1 c

as3218710

很给力的资料，感谢楼主的分享。

veis

谢谢郑工评审

easegirl

很给力的资料，感谢楼主的分享。

lfly07

很给力的资料，感谢楼主的分享。