编号:20170828 PCB公益评审报告

PCBQA

您阅读的评审报告自于凡亿PCB QA评审组(www.fany-online.com)
------------------------------------------------------------------------------------
" {7 b; A0 h6 X" y9 u) b# @. A6 O使用前请您先阅读以下条款:
1.评审PCB全程保密不外发，评审之后会进行文件删除，介意者不要发送文档！
9 j4 \5 \1 T" A) r3 J- R2.评审报告只是局部截图并添加文字说明，如需更详细的请内容请联系我们评审人员
3.评审意见仅供参考意见，由此造成的任何相关损失网站概不负责 。
------------------------------------------------------------------------------------
如果您的PCB需要评审，请以邮件的方式发送给我们，我们一般在1个工作日之内安排评审
+ p4 A8 M5 r% [: L/ e' N邮件格式：PCB公益评审+项目名称
邮件地址：pcbqa@fany-eda.com
------------------------------------------------------------------------------------
1、走线间距太近、等长数据太近，容易引发串扰

, \3 H. `9 P. x1 |

PCBQA

2、电源模块连接太细，载流不够，


十字连接是可以的，需要加粗处理，保证载流




1 c2 i) p/ \- A7 X9 a$ ^. c) E8 y9 C

PCBQA

问题3 电源走线载流不够 核心电源在表层bga中连接一根线，是不行的，很多地方存在瓶颈


处理意见： 查看电流大小，加大铺铜宽度，保证载流量

PCBQA

电源分割有瓶颈、分割带不要有狭长的地带，
% p: r( ?& H1 W; Y0 M$ s
! F& J3 d; A, r. I7 a5 q

. n: _, A. E7 A7 q' u% g8 R7 d" s3 Q

/ [9 \! u. Q$ V2 F) r7 j% Q分割掉20mil以上，分割出的区域尽量规，不要狭长的一条 载流都不够

PCBQA

- x9 Q3 G5 g8 t) W! g9 b# fDDR走线严重出现跨分割
4 V4 w+ g& S) b
/ O8 Z0 @" j! p; d5 _4 H- g DDR所有的走线都应该在ddr的电源分割区域内

' h8 z5 c7 G  X" M3 A* C1 y

PCBQA

时钟差分匹配有问题
# y, N. q3 i& D3 f0 t处理意见： 时钟经过串阻以后应该也是差分信号，请核查原理图是否正确
$ N% z! M8 I4 L) l8 Y: }

as3218710

很给力的资料，感谢楼主的分享。

veis

谢谢郑工评审

easegirl

很给力的资料，感谢楼主的分享。

lfly07

; Q% }( ]: {/ a" l1 i: {很给力的资料，感谢楼主的分享。