|
现象一:这板子的pcb设计要求不高,就用细一点的线,自动布吧
/ m5 z. Q0 x" E. W点评:自动布线必然要占用更大的PCB面积,同时产生比手动布线多好多倍的过孔,在批量很大的产品中,PCB厂家降价所考虑的因素除了商务因素外,就是线宽和过孔数量,它们分别影响到PCB的成品率和钻头的消耗数量,节约了供应商的成本,也就给降价找到了理由。
[2 O, w8 h$ u. M
1 a; h k# |6 ~% W+ h+ Q& L现象二:这些总线信号都用电阻拉一下,感觉放心些。! i N! [) ]2 v
点评:信号需要上下拉的原因很多,但也不是个个都要拉。上下拉电阻拉一个单纯的输入信号,电流也就几十微安以下,但拉一个被驱动了的信号,其电流将 达毫安级,现在的系统常常是地址数据各32位,可能还有244/245隔离后的总线及其它信号,都上拉的话,几瓦的功耗就耗在这些电阻上了。
- x& d% j9 t( t4 U
9 ?; | A2 L$ P' l) Q" Z' ~7 V5 P4 |现象三:CPU和FPGA的这些不用的I/O口怎么处理呢?先让它空着吧,以后再说。3 \) L5 X: {6 C3 T
点评:不用的I/O口如果悬空的话,受外界的一点点干扰就可能成为反复振荡的输入信号了,而MOS器件的功耗基本取决于门电路的翻转次数。如果把它上拉的话,每个引脚也会有微安级的电流,所以最好的办法是设成输出(当然外面不能接其它有驱动的信号)) g! G: q/ _( e: F5 n
! k1 A$ d4 S, v, k/ ?) N1 L
现象四:这款FPGA还剩这么多门用不完,可尽情发挥吧, l* G. C6 _+ y K
点评:FGPA的功耗与被使用的触发器数量及其翻转次数成正比,所以同一型号的FPGA在不同电路不同时刻的功耗可能相差100倍。尽量减少高速翻转的触发器数量是降低FPGA功耗的根本方法。
3 F# z* K S1 X [" V9 |; F/ B9 l& q. q/ O( }: E
现象五:这些小芯片的功耗都很低,不用考虑) Y# X$ ?- z" c& E. j( {0 `
点评:对于内部不太复杂的芯片功耗是很难确定的,它主要由引脚上的电流确定,一个ABT16244,没有负载的话耗电大概不到1毫安,但它的指标是 每个脚可驱动60毫安的负载(如匹配几十欧姆的电阻),即满负荷的功耗最大可达60*16=960mA,当然只是电源电流这么大,热量都落到负载身上了。
0 u/ ]& y- x3 v" M; B更多精彩内容可关注于博士信号完整新微信公众号(zdcx007)
- C7 ]' E9 G2 n0 D6 H* Y# w) H/ Y- W& _
信号完整性设计及仿真和高速PCB设计及故障整改,以及一些小的问题可咨询于博士信号完整性网站(sig007): W: k$ m: b3 Z9 s- C9 J9 L+ r! V
8 x! @) c- F- Z* S4 }8 L& Q
|
|