【科普】PECL/CML/LVDS高速差分接口原理

硬件电子工程师

【摘要】PECL/CML/LVDS这几种高速差分接口是我们工程中常用接口，本文将从接口起源、输出内部结构、输入内部接口三方面分别阐述各自原理。下一篇文章将重点阐述这几种高速接口之间的互联硬件设计。
5 u/ S, j5 L* B: x; }/ L7 g

d3pyg4hfc2q64015178346.jpg

1 _/ y. I' o, Z8 R# I' E, j* O1. 差分信号接口介绍1.1 PECL 接口PEL 是有 ECL 标准发展而来，在 PECL 电路中省去了负电源，较 ECL 电路更方便使用。PECL 信号的摆幅相对 ECL 要小，这使得该逻辑更适合于高速数据的串性或并行连接。PECL 标准最初有 MOTOROLA 公司提出，经过很长一段时间才在电子工业界推广开。

1vgjokqw2z064015178446.jpg

（1）PECL 接口输出结构PECL 电路的输出结构如图 1 所示，包含一个差分对和一对射随器。输出射随器工作在正电源范围内，其电流始终存在，这样有利于提高开关速度。标准的输出负载是接 50Ω至 VCC-2V 的电平上，如图 1 中所示，在这种负载条件下，OUT+与 OUT-的静态电平典型值为 VCC-1.3V， OUT+与OUT-输出电流为 14mA。PECL 结构的输出阻抗很低，典型值为 4~ 5 Ω，这表明它有很强的驱动能力，但当负载与 PECL 的输出端之间有一段传输线时，低的阻抗造成的失配将导致信号时域波形的振铃现象。
; C# w/ B- B& h! L* {) [

klaxa5blldh64015178547.jpg

# D, g+ M- A* M. u图1. PECL 输出结构
（2） PECL 接口输入结构PECL 输入结构如图 2 所示，它是一个具有高输入阻抗的差分对。该差分对共模输入电压需偏置到 VCC-1.3V，这样允许的输入信号电平动态最大。MAXIM 公司的 PECL 接口有两种形式的输入结构，一种是在芯片上已加有偏置电路，如 MAX3867、MAX3675，另一种则需要外加直流偏置。

sa2yjgcvvzk64015178647.png

图2. PECL 输入电路结构
; |+ _. N) [3 c表一中给出了 MAXIM 公司 PECL 接口输入输出的具体电气指标。
表格1. PECL 输入输出指标

参数	条件 - w. Q/ `" v$ a( w( h+ _	最小值 * H, u+ ~4 e& L& _( M! J	典型值	最大值	单位
输出高电平	Ta=0℃~85℃	Vcc-1.025	5 U  i; \6 J# e7 y" q	Vcc-0.88	V
Ta=-40℃ : R' b6 X. |) ?( m4 O: J/ N5 Y	Vcc-1.085 8 e; E: k& d; y1 \' B	6 `* ^7 y" Q' q% s5 h	Vcc-0.88	V
输出低电平 + Q! |: _* @; ~+ t: L	Ta=0℃~85℃ " w5 Y7 ~7 s; m$ r2 A	Vcc-1.81 % N9 j3 l" }5 G0 q) t0 k	/ `9 d: {# o( O4 ^	Vcc-1.62 ! S2 u! a2 U7 r* G; w# o! v	V
Ta=-40℃	Vcc-1.83		Vcc-1.55 / U6 M3 k) X. a. y	V
输入高电平	) f' `  O2 d! N) @	Vcc-1.16 ) D- }2 x# Y# @  z" V( M	' V* V- G  Z$ [3 ^0 R	Vcc-0.88	V
输入低电平	' p! h7 k# U8 s6 J8 g$ U7 G8 T	Vcc-1.81 0 N& z/ F; a( v) o1 A7 J/ T- y	* g+ w/ K5 i, P7 y8 Y	Vcc-1.48 ! ~  ^+ E( m( j. p) T	V 9 P* V1 m' _9 W0 y6 N

在5V 和3.3V 供电系统中，PECL 接口均适用，3.3V 供电系统中的PECL 常被称作低压PECL，简写为 LVPECL。
- l1 s' h4 E9 H: T7 H+ Y在使用 PECL 电路时要注意加电源去耦电路，以免受噪声的干扰，同时输出采用交流还是直流耦合对负载网络的形式将会提出不同的需求。
" G0 X& B  T& p# ]  u+ B1 X

jheqpoyfjwd64015178747.jpg

% u' f% }8 ^% ?- k! p1.2 CML 接口CML 是所有高速数据接口形式中最简单的一种，它的输入与输出是匹配好的，从而减少了外围器件，也更适合于在高的频段工作。它所提供的信号摆幅较小，从而功耗更低。
6 ~# j; o7 x4 S& m+ c: p: _! A（1）CML 接口输出结构CML 接口的输出电路形式是一个差分对，该差分对的集电极电阻为 50Ω，如图 3 中所示， 输出信号的高低电平切换是靠共发射极差分对的开关控制的，差分对的发射极到地的恒流源典型值为 16mA，假定 CML 输出负载为一 50Ω上拉电阻，则单端 CML 输出信号的摆幅为Vcc~Vcc-0.4V。在这种情况下，差分输出信号摆幅为 800mV，共模电压为 Vcc-0.2V。若 CML
" m6 h9 t/ |  ?' w/ p输出采用交流耦合至 50Ω负载，这时的直流阻抗有集电极电阻决定，为 50Ω，CML 输出共模电压变为 Vcc-0.4V，差分信号摆幅仍为 800mV。在交流和直流耦合情况下输出波形见图 4。

zl25dvb3fox64015178847.jpg

1 [5 H) T* k9 `# V图3. CML 输出结构
" v3 ]9 F: H9 U' {  I

ywgqdpzijsa64015178947.jpg

; ~1 l8 {3 \( w4 [9 @图4. CML 在不同负载时的输出波形

（2）CML 接口输入结构

pccgpp0zumr64015179047.jpg

' Z$ w. ^& U( s图5. CML 输入电路结构
表二以 MAX3831、MAX3832 为例列出了 CML 器件的输入输出技术参数
表格2. CML 输入和输出参数

参数	条件	最小	典型	最大	单位
差分输入电压   u/ z  I0 k5 s7 A: C	; `$ A2 C  t6 f! m5 C	640 9 _* r0 s: }, Y5 |4 a	800 & N. K. d- C" c+ G	1000	mV , @4 X5 {. B% U5 n! G
输出共模电压 2 ]4 u, d# Z5 ^! G! B9 z! z5 ~, x	; C/ R0 w  C: ?) C		Vcc-0.2 % A& n( f1 Y% Y5 t8 G+ \	# @: M0 }8 q3 I% P. W& H	V
单端输入电压范围 - H# j  N: B; Z) e1 k4 q  A	VIS	Vcc-0.6 2 U. n! @9 f2 M6 A% D7 k6 l! f		Vcc+0.2	V
差分输入电压摆幅 0 e: T! x" s; e; H+ t1 _4 t5 F	* u: S4 Y  Q2 N1 E3 n: h) Q	400	3 T/ V; A$ i# R: \$ v6 ~- r	1000 * V" K, b3 H$ [	MVp-p

注：MAXIM 不同产品 CML 输入灵敏度不同，如 MAX3875、MAX3876。
6 e7 r$ J& ]1 I1.3 LVDS 接口LVDS 用于低压差分信号点到点的传输，该方式有三大优点，从而使得它更具有吸引力：
1)  LVDS 传输的信号摆幅小，从而功耗低，一般差分线上电流不超过 4mA，负载阻抗为 100Ω。这一特征使它适合做并行数据传输。
2)  LVDS 信号摆幅小，从而使得该结构可以在 2.4V 的低电压下工作。
3) LVDS 输入单端信号电压可以从 0V 到 2.4V 变化，单端信号摆幅为 400mV，这样允许输入共模电压从 0.2V 到 2.2V 范围内变化，也就是说 LVDS 允许收发两端地电势有±1V 的落差。

heymehvev1o64015179148.jpg

8 `( V$ C3 \4 K  P: O; ^! f（1）LVDS 接口输出结构MAXIM 公司 LVDS 输出结构在低功耗和速度方面做了优化，电路如图 6 所示。电路差分输出阻抗为 100Ω，表三列出了其他一些指标。

qryvmvxvo5564015179248.jpg

图6. LVDS 输出结构
（2）LVDS 接口输入结构LVDS 输入结构如图 7 所示，输入差分阻抗为 100Ω，为适应共模电压宽范围内的变化， 输入级还包括一个自动电平调整电路，该电路将共模电压调整为一固定值，该电路后面是一个 SCHMITT 触发器。SCHMITT 触发器为防止不稳定，设计有一定的回滞特性，SCHIMTT 后级是差分放大器。
2 w+ Y* t# p, \& v: X

ivuc1wamuvy64015179348.jpg

图7. LVDS 输入结构
表三总结了 MAXIM 公司 LVDS 输入与输出技术指标（MAX3831，MAX3832，MAX3880，MAX3890，MAX3885）
表格3. LVDS 输入与输出参数

参数	符号 1 B; |7 A1 `2 n! b1 g8 p. c. A	条件 ' O& U' D, M6 I; ?+ N' f) H+ _1 O	最小	典型 % ^5 ~) B2 S6 L, Z	最大 ! c3 h& t: T3 h9 o7 m	单位 # t, w4 j, S; p2 M
LVDS 输出高电压 9 l/ |9 j! \) Z" {	VOH # J; `* c& S; x# c; j! B$ i/ t* ^, z		0 s; T* n( h3 o4 g7 b; h" O		1.475 % d" c! E8 q0 g	V
LVDS 输出低电压	VOL	. E4 _: F$ E! `% m$ d4 V	0.925 3 P( n& ~$ F$ t6 R& k. M	+ @# Y) Y0 _$ y5 ]		V : u( Y4 P: f- t6 W! c; p1 W7 M
LVDS 输出差分电压	|VOd|		250		400	mV $ a, ?8 X& L1 G* R5 v3 G7 `: h
LVDS 在不同状态时 输出差分电压波动	Δ|VOd| / S+ x/ }$ n: U		$ R3 U0 J( {: N, d5 a		25	mV
LVDS 输出电压偏移量	: N' O% x3 z* m1 @, E0 z9 ~; H		1.125 ! E( _( Z2 b" @	0 _6 U; [6 z" i3 f1 t! y% W	1.275	V 3 u/ {: f* C0 R( Q! j6 F
LVDS 在不同状态时 输出电压偏移量波动 9 `$ p& u5 q1 j6 K, s% i	Δ|VOs|	1 h  r% C- k: r% ?( Y7 W( o: K% f! \			25 2 f1 B4 M9 ^9 j4 o' G3 a	mV
LVDS 输出差分阻抗			80 " `8 o( G/ ^6 T+ b1 }9 D8 w		120 ! I/ y/ t) m  ]# g- t5 G# Q	Ω
LVDS 输出电流 ( m6 f: A4 }, I% \. u	2 S3 V1 A4 H  M: K/ ]' I$ R	两差分端相接	$ u% ^& ^% R5 R; ~2 Q- l+ Q	, U% h+ i+ C2 Z( j- x& Y! K	12 . f/ o; z5 S" ?	mA ; z4 b/ p7 i, W
	差分单端到地短路   @8 Z' s( M- r' P, q	) F& g( i9 A. p; v  C. R, B  G% A	0 o/ n0 K6 Q/ C. V3 Z. J) s, ^	40 * g- m' f# b6 k1 A5 Y( I	mA
LVDS 输入单端电压范围	Vi   ]% q3 O, _- B% q		0 & T: O3 Z2 L5 [! y1 q' w- F	. R/ B" s, `) `# N) P5 i	2.4	V / L$ G, \$ p7 p- r
LVDS 输入差分信号灵敏度 7 l6 s) G) H% w% q$ O5 y2 Z$ _	|Vid| . P; B0 L2 T2 Z% X4 [3 y		100 ; p7 N& ]  |. `+ ^7 H	. g% `6 V4 b; @: ~: x) R$ {8 ^( t, [, a	# R- A' p5 _* X7 C7 l	mV * d+ H+ C+ L3 C7 W( s
LVDS 输入共模电流 3 G$ N4 |4 a, P  e$ T. }- C* k# _		VOS = 1.2V 时 % f8 P! V% g& @7 Q		350 * H0 D! A2 B" N4 U3 g/ Y" b% E0 m	{) m1 N! \$ B* `- N0 i	μA
LVDS 回滞门限宽度 $ p( S- M* q% P  U! C# }$ g5 ~1 H	# U" T7 ~, ]9 E' ]  ?* T  K2 e& t	% Q! h  x7 Z5 q! Q+ M1 p$ |5 @		70		mV 7 D9 z4 Z# }. l
LVDS 输入差分阻抗 * i# Q, O# n8 }/ m6 D$ n	Rin	. Y( u9 y( d! n# i" o, R9 i9 {- G5 U	85 1 o+ E1 z6 j* Y' ~	100 2 f, x7 C5 a: ^2 q2 e4 r	115	Ω 6 E  t$ b2 c$ H' ?+ s! E( A

由于差分线信号变化连续，差分摆幅小，使之在传输速率的提高以及辐射发射的降低上，相对于传统的TTL以及CMOS等开关量信号有较大的优势,因此高速信号一般采用差分的方式进行传输。目前主要的差分信号电平有LVPECL，LVDS，CML等类型。下篇将对上述各种差分电平的互联电路设计，包括耦合方式、电路参数选择以及设计原则等，进行描述。