编号:20170905 PCB公益评审报告

cesc

您阅读的评审报告自于凡亿PCB QA评审组(www.fany-online.com)
% j- x4 A* i$ l5 b. X0 Q------------------------------------------------------------------------------------
使用前请您先阅读以下条款:
  Y8 M: b- @. q1.评审PCB全程保密不外发，评审之后会进行文件删除，介意者不要发送文档！
! p! n( o/ Q8 T9 T2.评审报告只是局部截图并添加文字说明，如需更详细的请内容请联系我们评审人员
, m7 T, h7 y# h, |2 h% y, Y3.评审意见仅供参考意见，由此造成的任何相关损失网站概不负责 。
. B9 X8 q5 O7 J' L* @------------------------------------------------------------------------------------
4 n- z  L$ Y8 Q* Y7 s9 h7 S* n如果您的PCB需要评审，请以邮件的方式发送给我们，我们一般在1个工作日之内安排评审
邮件格式：PCB公益评审+项目名称
7 K; A5 g5 z9 g+ ?: P" Y' U邮件地址：pcbqa@fany-eda.com
2 z( b% k4 a0 i------------------------------------------------------------------------------------

1、四层叠层处理有问题，可以top跟bottom层走线、中间做两个地层来处理

cesc

2、网口布局问题，esd器件要靠近网口放置、尽量让网口出来的差分断
4 {3 Y# _. i1 t2 @, M0 s, b/ ?" S( v

cesc

3、PHY芯片应该要靠近网口放置，目前的布局差分走线非常长
2 |4 v5 `0 d8 J4 g* L
; V( ?- {8 l! G! u7 O' G$ F

cesc

4、电源输入输出通道太窄、载流不够，反馈信号要接到最后一个滤波电容之后

- `$ o, S+ u- z( d

cesc

5、输出24V回路过孔是否足够、附近地孔数量应该匹配一致多
$ v& }' H. X  x2 Z9 `; q
' g  }! K/ Y% R# E

cesc

6、测试点应该放在走线的链路上，不然是stub线，这类问题很多，不一一截图


8 p4 @3 d4 `6 @$ O
' a' A+ R& U. @1 j, _# i

cesc

7、做走线等长时候，绕的间距太近、拐角很小、串扰会很大，要满足3W间距，板上此类问题很多




1 G( }9 D4 c1 C5 i' I5 l' O1 _
1 {) d7 T* R0 ?2 ]% \$ E

cesc

8、PHY芯片走线问题、RX、TX信号都是单端信号，不用走差分 ，RX信号走一起，TX的信号走一起，做等长设计


% k4 l% k* u0 X" d% O( \9 i  r
( u7 j8 h7 ^* E

cesc

9、3.3V的电源因为是整板的电平，所以建议在第三层做一个完整的电源平面，现在走线走的比较乱
7 g3 w1 O' c% ]

cesc

9 O9 M0 \" U! o- [% J10、走线不要出现直角或者锐角
2 w- M  @- S, [" F, k9 p; Y0 x
" `- T. T$ [7 V; G' Q" s5 }

/ W4 I3 K; Y) C$ n# y: @- I: h" M

/ I0 e, R8 }1 y/ q+ U

# z4 `4 y9 {3 n; q7 U+ t' s