电子产业一站式赋能平台

PCB联盟网

搜索
查看: 92|回复: 0
收起左侧

以太网接口硬件知识

[复制链接]

239

主题

239

帖子

1507

积分

三级会员

Rank: 3Rank: 3

积分
1507
发表于 2023-6-6 22:56:00 | 显示全部楼层 |阅读模式
以太网口是我们日常工程中常用的通信接口,以太网接口有很多种,本文将对常用以太网接口进行科普介绍。3 ?- B1 @% J; P7 ^2 L) ^
1、GMII接口1.1 GMII接口概述GMII接口属于源同步时钟类型(时钟与数据都是由同一芯片驱动),时钟速率125MHz,接口连接关系如图1所示,22根线,其中TX_EN, TX_ER, TXD这些信号同步于TX_CLK;RX_DV, RX_ER,
1 k4 q: Q3 R1 _% w6 K

ur4wln4waly64024257725.jpg

ur4wln4waly64024257725.jpg

6 c  M/ i$ e8 ^; H; C! Q# t图1 GMII接口原理框图% p% {7 z, x& ]" K0 K* S
RXD这些信号同步于RX_CLK。其它的两个信号CRS, COL只用于半双工模式,一般设计中不会用到,而且这两个信号与时钟是异步的,对这两个信号不做要求。各信号说明见表1。7 e- ], b/ _- S& M: J. U
表1 UTOPIA LEVEL 2接口信号说明" b9 _! [* e& F: |
信号名称
3 h& y5 a  X6 [. Z+ O
信号说明
/ p6 c9 p" M1 V) _( b) m( f! L: W
TX_CLK+ ]; Z0 {! s5 O2 H
发送方向时钟信号& m$ k/ b* u* A6 g# h0 o2 U
TX_EN0 @; B. w/ l* h' W+ J$ V. n
发送方向使能信号3 h2 W: e; Z+ P% C) {! ?
TX_ER4 z- a- i& o# F( n7 ^. B! p3 e
发送方向错误指示信号0 k2 Q4 e* v3 }! k8 d
TXD2 ?$ G. B7 {: m( g
发送方向数据信号. {! Y2 f- |% X) y- \) L( y% e
RX_CLK
7 r6 h! x* r# d& H" G, U5 j
接收方向时钟信号
! m8 a5 F1 I4 f# P! O7 G
RX_DV$ q. `) y/ [" L' A: }
接收方向使能信号- J7 N  y; i6 s) f
RX_ER$ o$ K; {# c" x1 z7 z
接收方向错误指示信号& D& q/ V6 f* W+ F1 p7 ~
RXD
. c1 }) a; Q7 g$ E0 R: I# ?
接收方向数据信号3 ?/ z" C  y+ V0 G/ W: L
COL
9 q9 x2 |5 S. f  ?6 T" L' ^& ]1 q
碰撞指示信号
& Q) g7 e" W' Y, e& K! H$ m
CRS
* h9 d3 n7 e* i
载荷检测信号) O' F6 R' M+ c1 l6 s/ M
1.2 设计原则1、要求同方向的时钟数据严格等长,即TX_EN, TX_ER, TXD这些控制/数据信号与TX_CLK等长;RX_DV, RX_ER, RXD这些控制/数据信号与RX_CLK等长。一般设计中,要求控制/数据信号与时钟信号的长度差不大于1cm(约0.1ns)。7 D" F2 G: {6 h( X+ Z
2、要求信号的发送端(包括时钟/数据/控制信号)串接33欧姆电阻以减小反射,提高信号完整性。( ]( A8 }' Q/ i$ @; ?0 b- J# P: U4 _9 ]
3、信号走线中要注意保持阻抗的连续性,尽量减少过孔数量(一般过孔数量在3个以内)& q7 N" [, s$ k3 L
4、因信号线较多,在布局允许情况下,PHY与MAC尽量靠近,减小高速信号受的串扰。  `/ H: p" i/ I
2、RGMII接口概述2.1 RGMII接口概述RGMII属于源同步时钟类型,最初是由HP制定的一个GMII精简版专利标准,得到各大主流厂家的认可,成为一个普遍应用的关于xMII系列接口的标准。RGMII经历了1.0\1.1\1.2\1.2a\1.3\2.0几个版本。从2.0版本开始支持HSTL,之前的版本支持2.5V CMOS。
/ C% \: h; G, |TXC/RXC时钟频率支持125MHz,25MHz,2.5MHz,可以适配1000M,100M,10M速率。在时钟的上升沿和下降沿均进行数据采样,相比GMII接口,数据信号线收发方向各减半变为4根,信号线总共有12根。如图2和表2说明。, M  C; f, u. x) X% o1 b& Q

hehy0o35jif64024257825.jpg

hehy0o35jif64024257825.jpg

- p, v8 O/ j4 M, W( [- G图2 RGMII接口原理框图& m0 \% Q. v) _/ |* e
表2 RGMII接口信号说明
# o* w" g& k, J8 \/ y0 w
信号
3 d, O* M( J7 ^3 R
方向
4 M, z4 t3 \+ {2 W1 n: f6 B, f
说明
9 m6 f& A) ~9 c4 R3 b
TXC
- z/ l# o$ z# n3 G' r* J# S
MAC-->PHY
2 E8 W8 u' N( o# W% f2 {! V
发送时钟信号1 A6 Z+ L% z: r% d
TX[3:0]+ V. r/ L; J2 C% z- F3 Y
MAC-->PHY0 Q$ v& R9 p2 n8 W  y4 a4 F/ M' ]
发送数据信号5 M9 Z) v' |3 Z; G# o* i- n8 M5 ]" Z3 A
TX_CTL% m6 g5 o# K# {3 q( }
MAC-->PHY4 M. E) h: Y1 \7 t' y
发送控制信号- f: A; ~2 e7 y6 ?! ^
RXC
, @5 U7 X' \7 u( \
MAC) L( d: Y( d# W3 I2 v
接收时钟信号! W5 i: N& n) D# f: q6 V
RX[3:0]
8 f3 |" _; ^! B5 a) l
MAC' s& o2 T! ~7 y0 L
接收数据信号
. U* y7 j# T2 U" y- x( d+ }
RX_CTL
2 r/ b; W1 x6 n, d- Y" P
MAC6 s+ U( M' R* n
接收控制信号
0 C0 ^" e. t4 D. Z9 K1 ~  L) u
2.2 设计原则1、要求同方向的时钟数据严格等长,即TX_CTL,TXD这些控制/数据信号与TXC等长;RX_CTL,RXD这些控制/数据信号与RXC等长。一般设计中,要求控制/数据信号与时钟信号的长度差不大于0.5cm(约0.05ns)。/ X1 Q. u' L% n2 V/ j3 @+ I
2、要求信号的发送端(包括时钟/数据/控制信号)串接33欧姆电阻以减小反射,提高信号完整性。
/ W' i  a' x5 G, J9 y; N' b5 v3、信号走线中要注意保持阻抗的连续性,尽量减少过孔数量(一般过孔数量在3个以内)。/ o! n4 d1 v( o1 J& D
4、因信号线较多,在布局允许情况下,PHY与MAC尽量靠近,减小高速信号受的串扰,线长最好小于4000mil。
* Q- [3 E2 ]7 y( t5 N3、SS_SMII接口3.1 SS_SMII 接口概述SS_SMII(又叫S3MII)接口属于源同步时钟类型,接口原理框图如图3所示,时钟速率125M Hz;信号与时钟间的关系等同于GMII。$ n6 |: A# |# W5 W. L0 A

jxw3sxtpffy64024257925.jpg

jxw3sxtpffy64024257925.jpg

/ H% N& V8 u. A7 b. Q图3 S3MII接口原理框图, N4 W$ o' Z. I. _  ]8 n
3.2 SS_SMII接口设计原则1、要求TX_SYNC, TXD信号与TX_CLK等长;RX_SYNC, RXD信号与RX_CLK等长。一般设计中,要求控制/数据信号与时钟信号的长度差不大于1cm(约0.1ns)。( y  S) e5 r! O1 H% Z, K5 R
2、要求信号的发送端(包括时钟/数据/控制信号)串接33欧姆电阻以减小反射,提高信号完整性。) u. B0 C! O( |- o9 h# c
3、信号走线中要注意保持阻抗的连续性,尽量减少过孔数量(一般过孔数量在3个以内)。
- j8 x4 W9 Y1 j9 `6 r* A2 k4 L4、在时间允许的情况下,尽量对接口进行仿真。
/ _0 n/ e+ E( x! r% E; |4、SMII接口4.1 SMII接口概述SMII接口公共时钟模型(两端芯片的时钟来自共同的时钟BUFFER),时钟速率125M Hz,接口原理框图如图4所示;并不要求数据线与时钟等长。) _/ o7 E' x9 O0 a9 X2 R2 e, l3 ^
4.2 SMII接口设计原则设计时可以先考虑使REFCLK1, REFCLK2等长。( r5 I. O  d' p6 D
[/ol]
: y$ T; {* n; _

hoo22qgaouw64024258025.jpg

hoo22qgaouw64024258025.jpg

; U- Z0 M! u( \2 I图4 SMII接口原理框图
: M4 ?8 U$ Q7 `8 x0 }( u0 i7 r2、要求SYNC,TXD,RXD这几个信号走线尽量短;(从芯片资料理论上看出这些线; Q$ f" o* L/ y4 I* g
的最大长度为1.5ns,21cm;但由于芯片差异性较大,因此实际布线中尽量走短)。
8 ?. g0 H3 }: I2 M! @, J要求信号的发送端(包括时钟/数据/控制信号)串接33欧姆电阻以减小反射,提高信号完整性;
$ L# T6 r7 W+ T信号走线中要注意保持阻抗的连续性,尽量减少过孔数量(一般过孔数量在3个以内)。3 X: a& a! A/ {
[/ol]5、RMII接口5.1 RMII接口概述RMII接口属于公共时钟传输模型,时钟速率50M Hz;并不要求数据线与时钟等长。图5所示为RMII接口的原理框图。8 ~. t7 J! x8 h4 Q

5uipjnjgdyc64024258125.jpg

5uipjnjgdyc64024258125.jpg
# ^% ~$ T2 q; y) A1 Z3 `8 _# @
图5 RMII接口原理框图
8 n$ W% |$ ?1 o2 e% h+ K. x5.2 RMII接口设计原则设计时可以先考虑使REFCLK1, REFCLK2等长。
9 l( i3 L3 E  O+ I3 Z5 v, u要求其它的数据/控制信号走线尽量短;(RMII规范规定信号的驱动能力在包含负载输入电容情况下不小于12inch,也就是30cm;但由于芯片差异,实际布线情况下尽量短)。: a! [& P9 Z) v4 Z8 U5 Y  |
要求信号的发送端(包括时钟/数据/控制信号)串接33欧姆电阻以减小反射,提高信号完整性。
# ]; K, C7 R6 }1 J* C& L( v5 ][/ol]6、MII接口MII接口属于公共时钟传输模型,时钟频率25M(100M以太网)或2.5M(10M以太网)。两个时钟都是由Phy发送给MAC的。接口框图如图6所示。另外,该接口的其它两个信号CRS、COL是异步信号,无特殊要求,故不在此图中画出。/ v1 d/ l4 g* B; |4 [" ]
对于MII信号,由于信号速率较低,因此在布线上无特殊要求,只要求Phy与MAC离的不要太远就可以了。: J, z# y% M) k: @

ozsrrrvpl4q64024258225.jpg

ozsrrrvpl4q64024258225.jpg

) ^: ^% C( y. Z( P* N图6 MII接口原理框图
回复

使用道具 举报

发表回复

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则


联系客服 关注微信 下载APP 返回顶部 返回列表