以太网接口硬件知识

硬件电子工程师

以太网口是我们日常工程中常用的通信接口，以太网接口有很多种，本文将对常用以太网接口进行科普介绍。
1、GMII接口1.1 GMII接口概述GMII接口属于源同步时钟类型（时钟与数据都是由同一芯片驱动），时钟速率125MHz，接口连接关系如图1所示，22根线，其中TX_EN, TX_ER, TXD这些信号同步于TX_CLK；RX_DV, RX_ER,

ur4wln4waly64024257725.jpg

7 [" S: Q3 S3 X& m6 w% {2 \8 V图1 GMII接口原理框图
) f! C# w2 p* eRXD这些信号同步于RX_CLK。其它的两个信号CRS, COL只用于半双工模式，一般设计中不会用到，而且这两个信号与时钟是异步的，对这两个信号不做要求。各信号说明见表1。
% |) P/ _8 u0 N8 R. a表1 UTOPIA LEVEL 2接口信号说明
+ N* C2 q% |8 q! u& M

信号名称 ; h1 D: L' e. R$ h	信号说明
TX_CLK 5 V5 p5 i' ~+ B7 l  h	发送方向时钟信号 7 T3 ]9 P) M) _9 k6 a7 O
TX_EN - Y7 t+ [" s/ b	发送方向使能信号 ! `% c+ ^# ~- S( O$ _4 o( L; j0 {
TX_ER ' i- l( w- Q4 @+ }	发送方向错误指示信号
TXD	发送方向数据信号
RX_CLK ! b2 Y9 u) z7 R" v+ P. D$ ?	接收方向时钟信号 8 }* L; W6 h8 i
RX_DV	接收方向使能信号 - }2 s' E' l! o* E- L
RX_ER ( t- t1 X+ w" X+ Q- o' }0 ?; L	接收方向错误指示信号 . ?2 q, |1 `0 x* f; x  Q% u
RXD 3 _2 [( I+ L0 A7 m	接收方向数据信号 6 o! J2 w% {4 f" j0 i1 r
COL	碰撞指示信号
CRS	载荷检测信号 " h' i9 K" ~- _" V; `

1.2 设计原则1、要求同方向的时钟数据严格等长，即TX_EN, TX_ER, TXD这些控制/数据信号与TX_CLK等长；RX_DV, RX_ER, RXD这些控制/数据信号与RX_CLK等长。一般设计中，要求控制/数据信号与时钟信号的长度差不大于1cm（约0.1ns）。
2、要求信号的发送端（包括时钟/数据/控制信号）串接33欧姆电阻以减小反射，提高信号完整性。
3、信号走线中要注意保持阻抗的连续性，尽量减少过孔数量（一般过孔数量在3个以内）
4、因信号线较多，在布局允许情况下，PHY与MAC尽量靠近，减小高速信号受的串扰。
& A9 T0 N/ Q* X6 a+ E# S2、RGMII接口概述2.1 RGMII接口概述RGMII属于源同步时钟类型，最初是由HP制定的一个GMII精简版专利标准，得到各大主流厂家的认可，成为一个普遍应用的关于xMII系列接口的标准。RGMII经历了1.0\1.1\1.2\1.2a\1.3\2.0几个版本。从2.0版本开始支持HSTL，之前的版本支持2.5V CMOS。
2 j4 ~8 K" Z) M& ?TXC/RXC时钟频率支持125MHz，25MHz,2.5MHz，可以适配1000M,100M,10M速率。在时钟的上升沿和下降沿均进行数据采样，相比GMII接口，数据信号线收发方向各减半变为4根，信号线总共有12根。如图2和表2说明。

hehy0o35jif64024257825.jpg

: V. l: f$ O( k# c, t  U7 ]图2 RGMII接口原理框图
5 G7 q, b3 s* {表2 RGMII接口信号说明
- n# _4 W" z6 v# b9 P! f9 P! L

信号	方向 1 n8 a3 s$ n8 `, A& v	说明 6 w9 C2 V5 z6 a2 }# M% b2 K2 U
TXC 6 \5 x5 z5 H  w$ q	MAC-->PHY 8 G% R9 h7 G! p# f% M	发送时钟信号 * Z  W4 }8 x# g/ S( u  ^: w
TX[3:0] , A, W% Z* X, K: J1 _) z. v: G	MAC-->PHY	发送数据信号 2 K" j7 {: a( K/ l7 D: e' x0 X
TX_CTL - a3 w6 ~+ w& H8 J	MAC-->PHY	发送控制信号
RXC	MAC - u+ |# J- u) E9 \) h	接收时钟信号 # u1 w' b7 n1 \* U4 Y9 T
RX[3:0] % M; k, Z) x8 A5 p	MAC 4 T, U1 I; e) y: ]0 w( X& A	接收数据信号 2 @$ ?. f' \; N/ W9 p
RX_CTL ' ]1 `. C( H7 a: j4 i	MAC % a) B7 {) i! _6 ^2 S	接收控制信号

2.2 设计原则1、要求同方向的时钟数据严格等长，即TX_CTL，TXD这些控制/数据信号与TXC等长；RX_CTL，RXD这些控制/数据信号与RXC等长。一般设计中，要求控制/数据信号与时钟信号的长度差不大于0.5cm（约0.05ns）。
2、要求信号的发送端（包括时钟/数据/控制信号）串接33欧姆电阻以减小反射，提高信号完整性。
! r5 n0 @3 E* G3、信号走线中要注意保持阻抗的连续性，尽量减少过孔数量（一般过孔数量在3个以内）。
4、因信号线较多，在布局允许情况下，PHY与MAC尽量靠近，减小高速信号受的串扰，线长最好小于4000mil。
3、SS_SMII接口3.1 SS_SMII 接口概述SS_SMII（又叫S3MII）接口属于源同步时钟类型，接口原理框图如图3所示，时钟速率125M Hz；信号与时钟间的关系等同于GMII。

jxw3sxtpffy64024257925.jpg

- Z) a  L& D( E; ?( g4 N8 J' a图3 S3MII接口原理框图
( ~6 @* ]% e' j7 ]% ~, W; W9 Q3.2 SS_SMII接口设计原则1、要求TX_SYNC, TXD信号与TX_CLK等长；RX_SYNC, RXD信号与RX_CLK等长。一般设计中，要求控制/数据信号与时钟信号的长度差不大于1cm（约0.1ns）。
+ W1 z  E# @4 ?$ b3 x8 p2、要求信号的发送端（包括时钟/数据/控制信号）串接33欧姆电阻以减小反射，提高信号完整性。
3、信号走线中要注意保持阻抗的连续性，尽量减少过孔数量（一般过孔数量在3个以内）。
4、在时间允许的情况下，尽量对接口进行仿真。
4、SMII接口4.1 SMII接口概述SMII接口公共时钟模型（两端芯片的时钟来自共同的时钟BUFFER），时钟速率125M Hz，接口原理框图如图4所示；并不要求数据线与时钟等长。
4.2 SMII接口设计原则设计时可以先考虑使REFCLK1, REFCLK2等长。
[/ol]
5 U, K: n" l# w3 g4 [5 O3 C5 B

hoo22qgaouw64024258025.jpg

图4 SMII接口原理框图
! ~# @9 B6 ?- l5 _, n! ~, c6 Y2、要求SYNC，TXD，RXD这几个信号走线尽量短；（从芯片资料理论上看出这些线
# X. v3 ~4 _6 ^* ^) a4 j的最大长度为1.5ns，21cm；但由于芯片差异性较大，因此实际布线中尽量走短）。
要求信号的发送端（包括时钟/数据/控制信号）串接33欧姆电阻以减小反射，提高信号完整性；
信号走线中要注意保持阻抗的连续性，尽量减少过孔数量（一般过孔数量在3个以内）。
: ^" ^6 \% M1 c8 R& w% Q[/ol]5、RMII接口5.1 RMII接口概述RMII接口属于公共时钟传输模型，时钟速率50M Hz；并不要求数据线与时钟等长。图5所示为RMII接口的原理框图。

5uipjnjgdyc64024258125.jpg

图5 RMII接口原理框图
; a& {  I  Y9 Z) o7 E% o5.2 RMII接口设计原则设计时可以先考虑使REFCLK1, REFCLK2等长。
要求其它的数据/控制信号走线尽量短；（RMII规范规定信号的驱动能力在包含负载输入电容情况下不小于12inch，也就是30cm；但由于芯片差异，实际布线情况下尽量短）。
要求信号的发送端（包括时钟/数据/控制信号）串接33欧姆电阻以减小反射，提高信号完整性。
[/ol]6、MII接口MII接口属于公共时钟传输模型，时钟频率25M（100M以太网）或2.5M（10M以太网）。两个时钟都是由Phy发送给MAC的。接口框图如图6所示。另外，该接口的其它两个信号CRS、COL是异步信号，无特殊要求，故不在此图中画出。
1 {" }. N6 O# V$ |: P' ^8 |对于MII信号，由于信号速率较低，因此在布线上无特殊要求，只要求Phy与MAC离的不要太远就可以了。
- K7 A( j) s0 N! h" t1 E7 ^+ @

ozsrrrvpl4q64024258225.jpg

图6 MII接口原理框图