电子产业一站式赋能平台

PCB联盟网

搜索
查看: 6354|回复: 18
收起左侧

[文件已评审] 编号:20170907 PCB公益评审报告

[复制链接]

633

主题

1927

帖子

8108

积分

联盟顾问

Rank: 3Rank: 3

积分
8108
发表于 2017-9-7 09:18:56 | 显示全部楼层 |阅读模式
您阅读的评审报告自于凡亿PCB QA评审组(www.fany-online.com)7 z8 l8 l2 d- A. {4 N$ Y
------------------------------------------------------------------------------------
7 q- [& H% ?. L& a2 O使用前请您先阅读以下条款:
, ^: `* v9 k) ?  a% h  s1.评审PCB全程保密不外发,评审之后会进行文件删除,介意者不要发送文档!. I% s1 _  x& R9 |( z% A$ P, ~
2.评审报告只是局部截图并添加文字说明,如需更详细的请内容请联系我们评审人员
& z) v) f7 `( K3 D9 A& H3.评审意见仅供参考意见,由此造成的任何相关损失网站概不负责 。6 I* Z5 \/ s' P0 q+ Z
------------------------------------------------------------------------------------
4 ]2 Z, @# D! O7 p如果您的PCB需要评审,请以邮件的方式发送给我们,我们一般在1个工作日之内安排评审
  {$ t: Y2 F# y- d, R邮件格式:PCB公益评审+项目名称
3 v5 \$ f$ g" F# \* H" Y1 Q邮件地址:pcbqa@fany-eda.com
+ V$ K+ R, ~1 t  M& S5 _' O------------------------------------------------------------------------------------
. W8 |. ^7 G' N6 g8 ?6 s1、USB为供电管脚 电源输入主干道要加粗一般按照20mil过载1A电流进行评估,目前是开始时候大 但是后面变太小了不符合要求,表层过孔没起作用可以删掉
8 t( z8 Y4 W/ e  g7 l$ B- C# U$ f, Y* K- j& O7 s

) r. t; p7 h7 P4 F, Q) D, q  G

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?立即注册

x
回复

使用道具 举报

633

主题

1927

帖子

8108

积分

联盟顾问

Rank: 3Rank: 3

积分
8108
发表于 2017-9-7 09:21:32 | 显示全部楼层
2、这类电源输入输出主干道分不清楚,造成走线、打孔出现问题,第一脚为输入  第5脚为输出  第3脚 只是一个使能信号脚 走线10mil就够了 不需要敷铜
# A7 ?6 Z; z: K: [$ G! ^请优化输入和输出管脚 过载大电流的,其他几个不再一一指出 一样的 请先理清楚输入输出
" l! Z) r2 _3 u4 A8 B
, ~6 I% o  e" K* u& o

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?立即注册

x
回复 支持 反对

使用道具 举报

633

主题

1927

帖子

8108

积分

联盟顾问

Rank: 3Rank: 3

积分
8108
发表于 2017-9-7 09:24:41 | 显示全部楼层
3、滤波电容的放置 非常差,请靠近管脚进行放置,尽可能的近一些,走线先经过滤波电容滤波之后再进入IC管脚。
$ [! n  M5 W7 c5 v/ g* [% }/ z

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?立即注册

x
回复 支持 反对

使用道具 举报

633

主题

1927

帖子

8108

积分

联盟顾问

Rank: 3Rank: 3

积分
8108
发表于 2017-9-7 09:27:16 | 显示全部楼层
4、SDRAM需要进行等长布线,走线间距不满足3W原则 走线太近 ,请严格按照SDRAM相关规范进行布局布线
) Z4 k. ~6 u, b0 {% U! O! l" s" ~. S
8 W! c4 w' ^0 p6 P5 u; k5 d
5 P: _. x" ^2 d/ X8 g3 s+ f: A, x" u8 w

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?立即注册

x
回复 支持 反对

使用道具 举报

633

主题

1927

帖子

8108

积分

联盟顾问

Rank: 3Rank: 3

积分
8108
发表于 2017-9-7 09:29:46 | 显示全部楼层
本帖最后由 PCBQA 于 2017-9-7 09:30 编辑
& ^! m) I+ d/ m3 Y8 U5 k
4 d- o) U/ t: G8 d* S; b+ o; U5、平面分割问题严重,存在过载通道太细,出现孤铜 无法载流的问题,这个板子通过这种分割 核心电源无法满足供电 板子跑步起来的# J1 L& o- B+ {/ Z4 l/ m/ f
- q0 s0 j. ~7 ]9 {- |

; g; K8 H0 e6 b4 r% S$ t- X建议你看下凡亿PCB四层核心板的Demo的设计:https://item.taobao.com/item.htm ... cju&id=536934512329; M/ j3 r9 P# T/ k; Y1 j! [
很多问题 这个视频当中都有进行讲解
0 `9 y+ k5 M: ]& L

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?立即注册

x
回复 支持 反对

使用道具 举报

633

主题

1927

帖子

8108

积分

联盟顾问

Rank: 3Rank: 3

积分
8108
发表于 2017-9-7 09:32:39 | 显示全部楼层
6、关于晶体的滤波方式 请采用π型滤波方式,电容放在前面,注意其他地方也类似检查8 E7 _, B- I' J# b

% a! |3 i: F/ R0 Z8 X' ~& L' B9 U, x% R& }( s8 t9 }# a- ^* E
9 l- Y5 U4 f% l9 o
具体设计要求请参考以下内容:
/ a# I" F* @6 a
布局要求:
1、布局整体紧凑,一般放置在主控的同一侧,靠近主控IC
2、布局是尽量使电容分支要短(目的:减小寄生电容,)
3、晶振电路一般采用π型滤波形式,放置在晶振的前面。
布线要求:
1)走线采取类差分走线;
2)晶体走线需加粗处理:8-12mil,晶振按照普通单端阻抗线走线即可;
3)对信号采取包地处理,每隔50mil放置一个屏蔽地过孔。
4)晶体晶振本体下方所有层原则上不准许走线,特别是关键信号线。(晶体晶振为干扰源)。
5)不准许出现stub线头,防止天线效应,出现额外的干扰。
7、继电器为干扰源,请本体下面挖空处理。并且,走线需要加粗处理。
5 G  [* N9 w: C6 L

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?立即注册

x
回复 支持 反对

使用道具 举报

633

主题

1927

帖子

8108

积分

联盟顾问

Rank: 3Rank: 3

积分
8108
发表于 2017-9-7 09:35:40 | 显示全部楼层
7、走线 请考虑 GND的回流问题 考虑后期等长的空间 考虑阻抗及串扰等问题(3W),存在问题太多 建议此版进行重新设计. p2 Z% S* ~! ^6 i. x; ^5 _& ?

" \' s; [* W2 _! O  [1 g4 S

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?立即注册

x
回复 支持 反对

使用道具 举报

0

主题

467

帖子

2186

积分

三级会员

Rank: 3Rank: 3

积分
2186
发表于 2017-9-7 10:41:16 | 显示全部楼层
非常给力的点评,避免出现类似问题
回复 支持 反对

使用道具 举报

585

主题

7578

帖子

3万

积分

联合创始人

Rank: 3Rank: 3

积分
36798

最佳新人

发表于 2017-9-7 14:06:33 | 显示全部楼层
强烈支持PCB联盟网网友资料分享,免费资源就是给力!
该会员没有填写今日想说内容.
回复 支持 反对

使用道具 举报

87

主题

3067

帖子

1万

积分

论坛元老

Rank: 7Rank: 7Rank: 7

积分
16593
发表于 2017-9-8 21:11:34 | 显示全部楼层
非常给力的点评
回复 支持 反对

使用道具 举报

发表回复

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则


联系客服 关注微信 下载APP 返回顶部 返回列表