王灿坚-2片DDR3存储器模块的PCB设计作业

倾风无依 · 发表于 2024-9-12 23:41:32

总结：

1.了解DDR的管脚定义；2.掌握DDR的布局方式：1）2片DDR相对于CPU呈对称式布局，并相距CPU 700mil左右的距离；2）数据线串接电阻放在DDR与控制器的中间，并联电阻靠近串接电阻附近，可放于反面；3）DM信号要求串接电阻放在控制器端，并联电阻放在DDR端；4）地址线、控制线、时钟线是单向传输，一般是点到多点的拓扑结构，要求串接电阻靠近控制器端，采用T点拓扑结构并联电阻放在DDR端第一个T点处，长度不超过500mil；5）差分时钟信号串接电阻靠近控制器端，点到点的终端匹配电阻靠近DDR端，点到多点可以采用T型拓扑结构，终端匹配电阻放在第一个T点处；6）Vref电源的退耦电容必须靠近DDR和CPU管脚；3.掌握DDR的布线方式：1）采用单端50om，差分100om阻抗的布线方式；2）采用数据分组的方式，分成各种组别，每一组需走在同一层面，数据线组内控制在50mil以内等长，时钟、地址、控制线组内控制在200mil以内的误差，时钟差分对内误差控制在5mil以内；3）线与线之间尽量保持3W以上的原则，数据线，控制线，时钟线之间要保持20mil以上的距离；4）所有的信号线都不得跨分割，且有完整的参考平面。