|
|
以太网口是我们日常工程中常用的通信接口，以太网接口有很多种，本文将对常用以太网接口进行科普介绍。
* [2 O# \2 v# p' y& t+ _* b3 o1、GMII接口1.1 GMII接口概述GMII接口属于源同步时钟类型（时钟与数据都是由同一芯片驱动），时钟速率125MHz，接口连接关系如图1所示，22根线，其中TX_EN, TX_ER, TXD这些信号同步于TX_CLK；RX_DV, RX_ER,0 x; @- @& q; a( F+ P& T) |
rvfw4c20fsb640446730.jpg
$ X6 Y/ |4 @0 e, q
图1 GMII接口原理框图
' y! |2 G0 F" i# z! ?RXD这些信号同步于RX_CLK。其它的两个信号CRS, COL只用于半双工模式，一般设计中不会用到，而且这两个信号与时钟是异步的，对这两个信号不做要求。各信号说明见表1。
5 N8 i" x7 v% }: D2 p表1 UTOPIA LEVEL 2接口信号说明3 p( x2 D. o* Q4 K: ~
信号名称# O6 V: e% `' N. T& C# F* Q1 V) F
| 信号说明/ O( V( u; q2 n# E1 a% Q) k
| TX_CLK& V: D% i1 G; i/ J' l8 X
| 发送方向时钟信号
# D7 t1 Z- @0 v; D5 T0 k | TX_EN
9 t. S2 B% }- K2 A0 H* E+ q | 发送方向使能信号9 G2 I3 ^: s7 d2 r
| TX_ER2 \) z6 J& k* p8 k( }. l. |
| 发送方向错误指示信号% D' b% k* X1 o6 }, r# k
| TXD; m: |$ ^/ s. j
| 发送方向数据信号" R: Z4 m9 N) [2 d5 s# x; o
| RX_CLK% P9 Q0 A) _! X
| 接收方向时钟信号; i; v/ | m' K7 m
| RX_DV
: O) e- l8 \ Z% n5 B | 接收方向使能信号. H# k7 g6 i6 z& w/ x6 @: L
| RX_ER4 Y6 d S) i/ Q
| 接收方向错误指示信号6 ~4 W( u0 V: `% L/ O
| RXD
* p& e, l! x" {4 r/ v0 y6 }4 k) u7 Y | 接收方向数据信号0 Q. d1 t3 g! j4 _6 o$ k; [8 Z
| COL0 o3 O$ N9 S, x# U, P: n. A) M
| 碰撞指示信号- q/ Z; V( R" {2 E2 y
| CRS
7 x! M, v# [( f& Y1 ^2 V. } | 载荷检测信号
4 d8 ^1 B9 u8 p/ @! k! p. t |
1.2 设计原则1、要求同方向的时钟数据严格等长，即TX_EN, TX_ER, TXD这些控制/数据信号与TX_CLK等长；RX_DV, RX_ER, RXD这些控制/数据信号与RX_CLK等长。一般设计中，要求控制/数据信号与时钟信号的长度差不大于1cm（约0.1ns）。
' N( Y- c. c @/ y2、要求信号的发送端（包括时钟/数据/控制信号）串接33欧姆电阻以减小反射，提高信号完整性。/ f* h# A) y4 y: B. D
3、信号走线中要注意保持阻抗的连续性，尽量减少过孔数量（一般过孔数量在3个以内）1 X3 H' G J/ f) u1 k& D
4、因信号线较多，在布局允许情况下，PHY与MAC尽量靠近，减小高速信号受的串扰。4 H5 @6 z! b8 C
2、RGMII接口概述2.1 RGMII接口概述RGMII属于源同步时钟类型，最初是由HP制定的一个GMII精简版专利标准，得到各大主流厂家的认可，成为一个普遍应用的关于xMII系列接口的标准。RGMII经历了1.0\1.1\1.2\1.2a\1.3\2.0几个版本。从2.0版本开始支持HSTL，之前的版本支持2.5V CMOS。; r9 L2 b7 w# H& K' Y: X* }
TXC/RXC时钟频率支持125MHz，25MHz,2.5MHz，可以适配1000M,100M,10M速率。在时钟的上升沿和下降沿均进行数据采样，相比GMII接口，数据信号线收发方向各减半变为4根，信号线总共有12根。如图2和表2说明。1 }* F* [4 z0 W8 [; L: F c6 n
lsbxtraboix640446830.jpg
8 O9 p5 c' s* C: @) P- m9 j图2 RGMII接口原理框图0 `) J; E3 n/ j5 v
表2 RGMII接口信号说明
. v, \: n# D8 u0 l9 C信号 [- V! b$ G* f
| 方向
) y8 @ f4 d$ c/ o# w! ^+ ? | 说明. N0 e5 m @% b" c
| TXC
7 x8 j, H" k3 ~/ X | MAC-->PHY8 l" n) ^/ c) N1 Q' Z4 v9 a- l
| 发送时钟信号
0 t, \! ?! c6 Q$ v5 J+ q+ Z | TX[3:0]
! i/ t# W; k! S4 x3 K( J4 w' h( k | MAC-->PHY4 P' I! U9 U6 N4 I- t, u+ b- H
| 发送数据信号4 w7 P$ f) L' h. i; F/ n
| TX_CTL/ l8 r8 u( I/ U$ N: t
| MAC-->PHY
% [* c3 c- N0 m | 发送控制信号9 w, e7 p0 p- J p3 E5 {0 H
| RXC
. c- L! ?: k' F e1 w! o | MAC
1 e! ]1 O: e1 a1 q. k2 u | 接收时钟信号
9 [2 f. e/ m: c* N# V | RX[3:0]$ t0 T2 Z& m, T0 {% E/ w
| MAC) ^" X/ H9 D. Z$ ?
| 接收数据信号: B$ d+ _3 `0 D b3 o3 ?) c' P
| RX_CTL, j- j% y! @ F& c* E( j# _7 j
| MAC
6 u+ q( A% J2 Y5 w) Q$ a: R ^ | 接收控制信号
. ~6 L- f4 e E3 E |
2.2 设计原则1、要求同方向的时钟数据严格等长，即TX_CTL，TXD这些控制/数据信号与TXC等长；RX_CTL，RXD这些控制/数据信号与RXC等长。一般设计中，要求控制/数据信号与时钟信号的长度差不大于0.5cm（约0.05ns）。" P- U: |& `) W
2、要求信号的发送端（包括时钟/数据/控制信号）串接33欧姆电阻以减小反射，提高信号完整性。
* O) m7 [) e. m% B. X o5 D6 i3、信号走线中要注意保持阻抗的连续性，尽量减少过孔数量（一般过孔数量在3个以内）。! |5 ?$ ^# I/ c) T' l. x' f
4、因信号线较多，在布局允许情况下，PHY与MAC尽量靠近，减小高速信号受的串扰，线长最好小于4000mil。
4 W2 y8 z. E! p% S) V3、SS_SMII接口3.1 SS_SMII 接口概述SS_SMII（又叫S3MII）接口属于源同步时钟类型，接口原理框图如图3所示，时钟速率125M Hz；信号与时钟间的关系等同于GMII。
' N* F$ Z' ?: l; X4 w6 p
ajsi4wqghnc640446930.jpg
0 Y; h7 }4 j# `0 _3 x+ \/ Z# @( _
图3 S3MII接口原理框图. ^8 F( f% }' Z
3.2 SS_SMII接口设计原则1、要求TX_SYNC, TXD信号与TX_CLK等长；RX_SYNC, RXD信号与RX_CLK等长。一般设计中，要求控制/数据信号与时钟信号的长度差不大于1cm（约0.1ns）。
4 X6 h6 m& {) V8 D# w2、要求信号的发送端（包括时钟/数据/控制信号）串接33欧姆电阻以减小反射，提高信号完整性。
( B. j% b0 f) \$ b( e U3、信号走线中要注意保持阻抗的连续性，尽量减少过孔数量（一般过孔数量在3个以内）。
! ~. u" P& K+ a4、在时间允许的情况下，尽量对接口进行仿真。& X. |# F, ~: a
4、SMII接口4.1 SMII接口概述SMII接口公共时钟模型（两端芯片的时钟来自共同的时钟BUFFER），时钟速率125M Hz，接口原理框图如图4所示；并不要求数据线与时钟等长。+ x8 j# ?! q' C" P& v
4.2 SMII接口设计原则设计时可以先考虑使REFCLK1, REFCLK2等长。9 m8 p0 n* o) k! N. f0 X) Q* Y
[/ol]
1 Z! j8 l A1 ]
i4qtvlzsx0t640447031.jpg
% L w. b* a) t, \6 M
图4 SMII接口原理框图
/ R" F/ f. \4 X$ Y) @ q! r! q2、要求SYNC，TXD，RXD这几个信号走线尽量短；（从芯片资料理论上看出这些线
0 @& u! O. Q$ l* x% `4 k: J的最大长度为1.5ns，21cm；但由于芯片差异性较大，因此实际布线中尽量走短）。% L' Z, o' g* Q, l2 n. z! f" a
要求信号的发送端（包括时钟/数据/控制信号）串接33欧姆电阻以减小反射，提高信号完整性；! ?: q5 C- @- a" a
信号走线中要注意保持阻抗的连续性，尽量减少过孔数量（一般过孔数量在3个以内）。# B, r8 D& M* E6 X, V6 o: {3 a7 K
[/ol]5、RMII接口5.1 RMII接口概述RMII接口属于公共时钟传输模型，时钟速率50M Hz；并不要求数据线与时钟等长。图5所示为RMII接口的原理框图。
. J4 o* r% K1 [" J. E0 o
1bjp3p1vsn0640447131.jpg
% G6 O# j# R% E* J3 |8 s图5 RMII接口原理框图. R% Q& u7 f0 }( Q( U4 U1 t
5.2 RMII接口设计原则设计时可以先考虑使REFCLK1, REFCLK2等长。
* U0 @$ f: N4 [$ \要求其它的数据/控制信号走线尽量短；（RMII规范规定信号的驱动能力在包含负载输入电容情况下不小于12inch，也就是30cm；但由于芯片差异，实际布线情况下尽量短）。
R6 c, {' S# u* J. J要求信号的发送端（包括时钟/数据/控制信号）串接33欧姆电阻以减小反射，提高信号完整性。 {3 R& E+ t( p. E$ q
[/ol]6、MII接口MII接口属于公共时钟传输模型，时钟频率25M（100M以太网）或2.5M（10M以太网）。两个时钟都是由Phy发送给MAC的。接口框图如图6所示。另外，该接口的其它两个信号CRS、COL是异步信号，无特殊要求，故不在此图中画出。+ ^( J, P* m) y+ o
对于MII信号，由于信号速率较低，因此在布线上无特殊要求，只要求Phy与MAC离的不要太远就可以了。/ u( C& w2 E4 p. O# x4 C
5gu0oyidcci640447231.jpg
7 i$ y8 G& B% j: G! @
图6 MII接口原理框图 |
|
电子产业一站式赋能平台
窥视卡
置顶卡
变色卡
