2D、2.1D和2.3D集成电路集成技术概述

逍遥设计自动化

引言随着半导体行业不断追求更高性能和更小尺寸，先进封装技术在多芯片异构集成中变得越来越重要。本文概述2D、2.1D和2.3D集成电路集成方法，重点介绍主要特点、制造过程和应用。

: \9 k6 D" {6 ]3 ^! i  j9 g
2D集成电路集成
2D集成电路集成指的是将多个芯片并排放置在封装基板或印刷线路板（PCB）上。这种方法实现了基本的多芯片集成，而无需复杂的3D堆叠。
' T7 J" ]! b; Z; w& E
主要的2D集成方法包括：
金线键合
' B5 m4 t( K) B" X, N$ g8 Y金线键合是一种传统方法，使用细金线连接芯片焊盘和基板焊盘：

kd0kapuxsov6402977139.png

图1：展示多芯片金线键合
6 @0 L. k' v% ?! s5 ~
倒装芯片
在倒装芯片技术中，芯片表面的焊球直接与基板焊盘键合：

gyoncb1f4hm6402977239.png

2 y2 {9 \# X2 |图2.展示多芯片倒装芯片键合

8 d8 i4 {& Q* U& R4 o- ]5 h
金线键合和倒装芯片的组合
一些封装使用金线键合和倒装芯片的组合方式连接不同的组件：
/ M& G+ y* j8 S9 P6 G; h% c3 Q5 w/ z

vhtnj4x4ead6402977340.png

图3.展示同时使用金线键合和倒装芯片的封装
* [; ^; g. c: C1 C- ?3 H. }' ]
5 ?  B# a( E) e$ K$ l0 B扇出型晶圆级封装（FOWLP）
FOWLP通过将芯片连接重新分布到芯片区域之外，实现更高的I/O密度。主要有两种方法：
3 I* V7 L# K/ n$ ]3 |& k. d8 D

芯片优先：先将芯片嵌入模塑料中，然后形成重布线层（RDL）。

芯片后置：先形成RDL，然后再附着芯片。

" s" p7 r  a: Q9 T1 S; X  F1 n

l0cq5y43fuv6402977440.png

5 O3 V- V/ r& k图4.展示扇出型封装的示例

2.1D集成电路集成
, l: `: M- [6 e* o4 e8 H, E- `2.1D集成涉及在标准封装基板上创建细间距互连，弥补了2D和3D集成之间的差距。
2.1D集成的主要特点：
  C; P7 M  \# q2 b7 x5 z

在常规基板上构建具有细线/间距（L/S）的薄膜层

实现比标准基板更高的互连密度

不需要硅通孔（TSV）

相比完整的3D集成成本更低

9 M9 \# D; E/ u$ w, c8 ?& x2.1D集成方法的例子：
  m1 b4 D( v7 k( S( p  u9 B新光电气的i-THOP
新光电气的集成薄膜高密度有机封装（i-THOP）在有机基板上使用薄膜层：
3 X- L0 M; [7 h  e8 s

a3gfrw0wokk6402977541.png

图5. 展示i-THOP结构

+ G( f; Q# K# I1 t1 h英特尔的EMIB
英特尔的嵌入式多芯片互连桥（EMIB）在封装基板中嵌入硅桥，用于芯片间连接：
# v4 i2 g# ^5 Y0 j2 O: c

0yr2p30erp06402977641.png

- z' G! n5 a) q* {5 A1 Y图6. 展示英特尔的EMIB技术
# N2 z% l5 u6 i) [, a* e: v
台积电的LSI
台积电的局部硅互连（LSI）在模塑料中嵌入硅桥，用于芯片互连：

j4a3cx1urqe6402977741.png

图7. 台积电的LSI概念
4 H& }" T! P6 q6 Z5 z
! B# Z* P) A. }
0 w% h& |- p2 s- `& J, q# U7 S2.3D集成电路集成
2.3D集成指的是在标准封装基板上使用无核心有机或无机中介层。这种方法提供了比2.1D更高的互连密度，同时避免了使用TSV进行全3D堆叠的复杂性。

2 M' o7 h* C( W$ h2.3D集成的主要特点：

无核心中介层实现更精细的互连

比传统基板具有更高的布线密度

更好的电气性能

更小的形状因子

相比基于TSV的3D集成成本更低
* m0 b- {( f/ P! p
2.3D集成的挑战：

由于缺少核心而导致的翘曲

层压材料可能出现碎裂

需要新的制造基础设施

0 f5 T9 P% l/ g8 `4 A, w
7 c4 o* Y0 I% O- X# |$ V) u有机中介层制造方法
" N1 ]% B8 p* i3 w/ G3 q2 H% @传统PCB/SAP工艺
. c8 ~3 K6 Q! g这种方法使用标准PCB制造技术创建有机中介层：
3 x/ M/ x' I2 ]( v# W8 H) {

rdjtm25hi036402977842.png

  n! u6 O: i1 N* ?4 M/ ?$ r* y* X图8. 新光电气的有机中介层概念
3 e7 y. Y& y; _/ V  B, m
. Q9 l- g) ^# Z扇出型（芯片优先）工艺
使用芯片优先的扇出型晶圆级封装技术创建中介层：

5 o4 B3 x. b3 m/ k: ]' t' L2 O

rzwmjm0pdu36402977942.png

图9. Statschippac的扇出型有机中介层

% u+ W6 T0 @1 z% `2 G+ D2 z扇出型（芯片后置）工艺
# j) ^  S3 O0 x9 ]: n8 J) i3 [使用芯片后置或RDL优先的扇出型工艺制造中介层：
2 K+ i; G: p7 I1 i, x/ C( D& u
0 m9 I/ x! }' c! ?3 b  `6 L# U- t

i2lsik0msvs6402978043.png

图10. 三星的扇出型有机中介层工艺

; [; u  g; F* J' s+ [7 X案例研究：欣兴电子的2.3D RDL中介层
让我们详细研究一个使用欣兴电子RDL中介层技术的2.3D集成例子：
测试载体
测试载体包含两个芯片：

大芯片：10mm x 10mm x 150μm，3，592个I/O

小芯片：5mm x 5mm x 150μm，1，072个I/O

最小焊盘间距：50μm

6 q/ `6 E, K6 K1 y
, @2 u" U6 d. R9 Q0 P1 u

0f2gw54ozzg6402978143.png

图11. 测试芯片细节
4 m8 j* t3 ^7 y9 q7 Y+ ?. x
RDL中介层
! b  K5 T) n0 v% d# RRDL中介层特点：

3个金属层，线宽/间距分别为2/2μm、5/5μm和10/10μm

在515mm x 510mm玻璃载体上制造

顶部4，664个焊盘用于芯片附着

底部4，039个焊盘用于C4凸点附着

cwuzfye4aih6402978243.png

图12. RDL中介层结构
% `7 |: m5 Y( M1 O1 p' E
构建封装基板
使用常规的2-2-2构建基板：
- y3 F. N; J+ S0 i+ P5 Y

尺寸：23mm x 23mm x 1.3mm

顶部4，039个焊盘与RDL中介层匹配

底部475个焊盘用于BGA附着

& p* W# q- r) _4 v  M9 F
! X- N* c4 k9 c5 K8 B% c  f

nuba2kkdutz6402978344.png

7 A, ?& H& m% Q5 X; o- V% M图13. 构建基板细节
, _% z1 G9 ?. M, K( d7 K  h
混合基板形成
RDL中介层通过C4凸点附着到构建基板上：

在RDL中介层焊盘和基板凸点上涂抹助焊剂

将RDL中介层与基板对齐并放置

回流形成焊点

填充底部填充物
- Q+ W5 @4 ]5 [! D: c4 l# X, U$ \' W[/ol]

" g1 C+ }$ e. ]; N

51z5etmwcwy6402978444.png

- P/ w+ ]+ [# d  ~. N1 K图14. 混合基板的横截面
- y! ]! O- i$ ?# P* y
$ {& t; M; m3 z: Y* B( S) U最终组装

从RDL中介层上移除玻璃载体

使用微凸点将芯片附着到暴露的RDL中介层表面

填充底部填充物
[/ol]

sffgqanczxd6402978545.png

图15. 展示最终封装的横截面
3 ]8 h2 r. ^1 l9 ?
; C1 I2 M( W% Q. ?可靠性分析
/ d3 p" Q! Y" G# j+ B进行了有限元分析以评估热循环可靠性：

温度循环：-40°C至85°C

关键区域：微凸点和C4凸点焊点
8 {& R* E* e1 s' O6 N5 S
6 T- S: _. ]8 `: P1 I' S主要发现：

每循环最大累积蠕变应变：5.93%（在微凸点中）

每循环最大蠕变应变能密度：2.63 MPa（在微凸点中）

微凸点焊点经历的应变是C4凸点的4-5倍

整体结构在大多数操作条件下预期可靠

6 n( s# L* n. C! O: c% l" U

cudrfvijv0x6402978645.png

图16. 累积蠕变应变结果
' g: t: j. A6 d4 v4 l% Q
结论
) `) r6 y. R, w& b" ?1 V" a2D、2.1D和2.3D集成电路集成技术为异构集成提供了一系列解决方案，平衡了性能、成本和可制造性。2D集成仍被广泛使用，但2.1D和2.3D方法在高性能应用中正在获得关注。随着行业的不断发展，这些中间集成级别将在传统封装和完整3D集成之间发挥关键作用。

2 L) `) R& z$ s/ S/ w: Z
5 b- @+ d" B+ Q# X! g1 N8 S1 q参考文献
) A% l5 `, f) E7 _/ `0 AJ. H. Lau, "Semiconductor Advanced Packaging," Singapore: Springer Nature Singapore Pte Ltd., 2021.

+ V1 |5 O9 |, [7 T& \6 R# k. }
- END -
9 {- ^7 l* Z. t6 ?; m
& i, o6 g9 _4 `( C& Q2 k7 m软件申请我们欢迎化合物/硅基光电子芯片的研究人员和工程师申请体验免费版PIC Studio软件。无论是研究还是商业应用，PIC Studio都可提升您的工作效能。
# U7 a& x1 L) m$ p点击左下角"阅读原文"马上申请

欢迎转载

转载请注明出处，请勿修改内容和删除作者信息！


2 `& H1 m+ U4 n0 a( R. A
3 t2 K3 l9 _1 p! R, J" h

rrloqt4nbs56402978745.gif

5 z7 E, _# l2 o# t4 t. o1 `
; R0 f" y& [  m6 d! U关注我们
* C3 [5 `# x8 S! r8 e* S4 k) F

+ J" I* R$ Z0 o; P y2hmdlwsezh6402978845.png & F  M5 g+ W# o, G/ ]0 w& o

nfcxamzedwv6402978945.png

. O- E  p9 n1 H$ R; t r0kyawasbor6402979045.png * `8 i4 U5 m  L# ]

                     
# e3 I) W% O5 g9 z' L
" o( i7 q' B' P% K9 y
4 |0 ~3 W3 Z! F+ C0 x
0 T0 }( Y, E% J# w& i4 Q# p关于我们：
深圳逍遥科技有限公司（Latitude Design Automation Inc.）是一家专注于半导体芯片设计自动化（EDA）的高科技软件公司。我们自主开发特色工艺芯片设计和仿真软件，提供成熟的设计解决方案如PIC Studio、MEMS Studio和Meta Studio，分别针对光电芯片、微机电系统、超透镜的设计与仿真。我们提供特色工艺的半导体芯片集成电路版图、IP和PDK工程服务，广泛服务于光通讯、光计算、光量子通信和微纳光子器件领域的头部客户。逍遥科技与国内外晶圆代工厂及硅光/MEMS中试线合作，推动特色工艺半导体产业链发展，致力于为客户提供前沿技术与服务。

( g! g2 e) t, Z  w5 A3 _) v' ehttp://www.latitudeda.com/
（点击上方名片关注我们，发现更多精彩内容）