编号:20170912 PCB公益评审报告

PCBQA

您阅读的评审报告自于凡亿PCB QA评审组(www.fany-online.com)
% @9 V+ N) y; z" x0 @& w* Y8 j------------------------------------------------------------------------------------
使用前请您先阅读以下条款:
4 g9 w2 M  w) s& L1 c8 y1.评审PCB全程保密不外发，评审之后会进行文件删除，介意者不要发送文档！
2.评审报告只是局部截图并添加文字说明，如需更详细的请内容请联系我们评审人员
& B* k2 Y' h$ d2 P6 m3.评审意见仅供参考意见，由此造成的任何相关损失网站概不负责 。
------------------------------------------------------------------------------------
$ T0 `0 p6 E/ I% H如果您的PCB需要评审，请以邮件的方式发送给我们，我们一般在1个工作日之内安排评审
& E2 R+ K4 m7 L: O邮件格式：PCB公益评审+项目名称
邮件地址：pcbqa@fany-eda.com
------------------------------------------------------------------------------------
1、PHY芯片建议顺时针旋转90°，这样对于RX TX 的差分线会更加短一些，目前走线太长

2 g# E  k4 Y' k0 S' E
6 R5 ^; E7 g4 i4 l* y- g
& X" [9 V0 j+ _
0 {$ N; {& }# P0 [( l

PCBQA

2、耦合电容 放置到前面，采取π型滤波方式，建议参照官方给的建议进行更改
4 f4 u3 Y& s) j0 n$ F; @


  e4 I' X. F& ^* x. m! w8 D
: H+ E8 T! v4 e: |* k具体设计要求请参考以下内容：
' ~: v1 |4 U, i  i

布局要求：

1、布局整体紧凑，一般放置在主控的同一侧，靠近主控IC。

2、布局是尽量使电容分支要短（目的：减小寄生电容，）

3、晶振电路一般采用π型滤波形式，放置在晶振的前面。

布线要求：

1）走线采取类差分走线；

2）晶体走线需加粗处理：8-12mil，晶振按照普通单端阻抗线走线即可；

3）对信号采取包地处理，每隔50mil放置一个屏蔽地过孔。

4）晶体晶振本体下方所有层原则上不准许走线，特别是关键信号线。（晶体晶振为干扰源）。

5）不准许出现stub线头，防止天线效应，出现额外的干扰。

7、继电器为干扰源，请本体下面挖空处理。并且，走线需要加粗处理。

PCBQA

* S' d" G* E, r* M1 [3、滤波电容放置位置是合适的 但是是否可以考虑走线 可以先通过滤波电容之后再进去IC管脚 这样可以更好的体现电容的作用，其他类似的地方都检查下

. M' p- Z% f/ w: z; w
像这个HUB IC这边的滤波电容起到的作用是非常有限的  
2 x% c" e. O/ V3 C
: L# B2 b$ U& K2 l6 \4 w. Q

PCBQA

4、8188WIFI模组这边的天线 耦合电阻电容应该是要放在天线的起始段，焊接天线这边不要挖空了 采取立体包地，隔层参考 并且严格控制50欧姆组阻抗
板载天线那边挖空OK
2 T& A8 G/ ^! V* U
. W1 r  _7 Z% |/ ?' P7 R

PCBQA

5、HDMI走线请考虑100欧姆差分阻抗，走线请尽量避开WIFI模组，走线打孔换层的地方加上回流地过孔  空间允许的情况下 请包地处理

' l  }- {1 E: F

PCBQA

6、多排走线打孔不要成排打到一起，这样GND平面会造成隔离 破坏平面完整性，可以考虑右边的打孔方式
% ?! p/ X; J; o

PCBQA

更多细节问题7、走线锐角
# o) C& y! ^) h1 I; H* ~! b8、走线不满足3W原则
9、走线STUB线 ，无网络的过孔等10、一脚表示不清晰，丝印未调整
11、高速线的回流GND孔，包地等未严格处理
12、阻焊未设置 造成阻焊桥过小
13、过孔未盖油处理

lfly07

  b  s& r* V7 Q, Y( k% _! X- M& K强烈支持PCB联盟网网友资料分享，免费资源就是给力！

JCrossover

支持一下，谢谢分享

PANZE

谢谢，值得学习！！