电子产业一站式赋能平台

PCB联盟网

搜索
查看: 5085|回复: 18
收起左侧

[文件已评审] 编号:20170912 PCB公益评审报告

[复制链接]

633

主题

1927

帖子

8108

积分

联盟顾问

Rank: 3Rank: 3

积分
8108
发表于 2017-9-12 19:23:53 | 显示全部楼层 |阅读模式
您阅读的评审报告自于凡亿PCB QA评审组(www.fany-online.com)& R; v) f% l* s3 M
------------------------------------------------------------------------------------+ u$ g6 m" g1 y5 e; I6 x5 q
使用前请您先阅读以下条款:
" `# o* }9 {/ n% K7 v1.评审PCB全程保密不外发,评审之后会进行文件删除,介意者不要发送文档!, u5 p9 O# w% \1 K
2.评审报告只是局部截图并添加文字说明,如需更详细的请内容请联系我们评审人员
$ Z1 w5 j" M( [5 K& U6 B3.评审意见仅供参考意见,由此造成的任何相关损失网站概不负责 。
* \# ]0 a8 n$ W0 E4 j. k------------------------------------------------------------------------------------+ K, u4 k3 i& Y1 N
如果您的PCB需要评审,请以邮件的方式发送给我们,我们一般在1个工作日之内安排评审
# _) _1 w+ K2 P$ @邮件格式:PCB公益评审+项目名称! b- _! b- I: ]9 I0 S* i- s
邮件地址:pcbqa@fany-eda.com
/ h3 d) t6 a: Q; D------------------------------------------------------------------------------------
0 i! r1 u' t% Q5 P% M, c( o1、PHY芯片建议顺时针旋转90°,这样对于RX TX 的差分线会更加短一些,目前走线太长. i% }8 x9 ~3 M+ t' i- H

- `: V0 k- C. L
) `3 |8 \& C% k4 b
. \; Z: C! {, C; T
" y/ ^- }2 S8 l, e" X

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?立即注册

x
回复

使用道具 举报

633

主题

1927

帖子

8108

积分

联盟顾问

Rank: 3Rank: 3

积分
8108
发表于 2017-9-12 19:28:36 | 显示全部楼层
2、耦合电容 放置到前面,采取π型滤波方式,建议参照官方给的建议进行更改
6 v4 y  i/ M8 f- a3 W7 t; I
9 t; P% k& z# Y: g
; y4 o6 O% ?6 \7 C+ }+ k
+ P" a, V. n) `6 E$ m* a& a" O4 x2 n
具体设计要求请参考以下内容:
- u/ h$ a2 Z9 t; ~3 |+ U$ v7 b
布局要求:
1、布局整体紧凑,一般放置在主控的同一侧,靠近主控IC
2、布局是尽量使电容分支要短(目的:减小寄生电容,)
3、晶振电路一般采用π型滤波形式,放置在晶振的前面。

0 h' h; o$ G4 G0 p7 l" C% j) O/ f
布线要求:
1)走线采取类差分走线;
2)晶体走线需加粗处理:8-12mil,晶振按照普通单端阻抗线走线即可;
3)对信号采取包地处理,每隔50mil放置一个屏蔽地过孔。
4)晶体晶振本体下方所有层原则上不准许走线,特别是关键信号线。(晶体晶振为干扰源)。
5)不准许出现stub线头,防止天线效应,出现额外的干扰。
7、继电器为干扰源,请本体下面挖空处理。并且,走线需要加粗处理。

% }7 V. U  ]8 T

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?立即注册

x
回复 支持 反对

使用道具 举报

633

主题

1927

帖子

8108

积分

联盟顾问

Rank: 3Rank: 3

积分
8108
发表于 2017-9-12 19:32:33 | 显示全部楼层
本帖最后由 PCBQA 于 2017-9-12 19:34 编辑 " V" z1 B! r: M2 e4 \

2 q! T* H+ X8 e/ ^" O3、滤波电容放置位置是合适的 但是是否可以考虑走线 可以先通过滤波电容之后再进去IC管脚 这样可以更好的体现电容的作用,其他类似的地方都检查下' U9 z* |# s! ~6 F+ d* E# p! z

, w2 n+ k! E# Y2 q. I! i. j
; Z/ v$ ~$ l, C. r+ a像这个HUB IC这边的滤波电容起到的作用是非常有限的  
8 m0 k6 D+ ]9 q/ _4 K1 O$ P
7 i2 `0 `) W6 A5 X' s0 ]3 Y0 o, M7 e+ V# n" K) _1 g

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?立即注册

x
回复 支持 反对

使用道具 举报

633

主题

1927

帖子

8108

积分

联盟顾问

Rank: 3Rank: 3

积分
8108
发表于 2017-9-12 19:39:56 | 显示全部楼层
4、8188WIFI模组这边的天线 耦合电阻电容应该是要放在天线的起始段,焊接天线这边不要挖空了 采取立体包地,隔层参考 并且严格控制50欧姆组阻抗
  [3 x, _3 F7 U/ o6 x板载天线那边挖空OK4 u4 |  E% Q  D) f& Y6 Q: ^. ]
( _" J7 q/ V& [* L# ~! ~! R

  D6 Z5 `- d7 N- t: F6 @. u! d9 `. l

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?立即注册

x
回复 支持 反对

使用道具 举报

633

主题

1927

帖子

8108

积分

联盟顾问

Rank: 3Rank: 3

积分
8108
发表于 2017-9-12 19:43:38 | 显示全部楼层
5、HDMI走线请考虑100欧姆差分阻抗,走线请尽量避开WIFI模组,走线打孔换层的地方加上回流地过孔  空间允许的情况下 请包地处理5 F2 n# q/ K' y$ t

# I' ~" _: H- \

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?立即注册

x
回复 支持 反对

使用道具 举报

633

主题

1927

帖子

8108

积分

联盟顾问

Rank: 3Rank: 3

积分
8108
发表于 2017-9-12 19:47:21 | 显示全部楼层
6、多排走线打孔不要成排打到一起,这样GND平面会造成隔离 破坏平面完整性,可以考虑右边的打孔方式0 B7 U) z! T* E( z8 ?4 ~5 @

0 \) [% q. j  \. t' w+ G7 w+ j  T$ u% G' ?1 e) g0 W

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?立即注册

x
回复 支持 反对

使用道具 举报

633

主题

1927

帖子

8108

积分

联盟顾问

Rank: 3Rank: 3

积分
8108
发表于 2017-9-12 19:57:14 | 显示全部楼层
更多细节问题7、走线锐角2 S) B+ Q/ a, u# p
8、走线不满足3W原则- g* C% J4 K& Y5 i' ?9 e& R6 f
9、走线STUB线 ,无网络的过孔等10、一脚表示不清晰,丝印未调整+ s! M5 i  N2 D+ ?; D; Z; W
11、高速线的回流GND孔,包地等未严格处理
; f5 M* A6 M: o* d12、阻焊未设置 造成阻焊桥过小1 o) H; K7 L+ {$ d
13、过孔未盖油处理
$ p' d2 v$ L7 n5 B* z
回复 支持 反对

使用道具 举报

6

主题

591

帖子

2318

积分

三级会员

Rank: 3Rank: 3

积分
2318
发表于 2017-9-19 10:42:18 | 显示全部楼层

2 E7 I- X0 r5 o$ Z6 E; R强烈支持PCB联盟网网友资料分享,免费资源就是给力!
回复 支持 反对

使用道具 举报

3

主题

212

帖子

900

积分

二级会员

Rank: 2

积分
900
发表于 2017-11-6 09:24:24 | 显示全部楼层
$ `0 E( ^; E7 _$ }3 J, r) @
支持一下,谢谢分享
回复 支持 反对

使用道具 举报

4

主题

1391

帖子

3008

积分

凡亿读者

积分
3008
发表于 2018-6-23 14:11:12 | 显示全部楼层
谢谢,值得学习!!
回复 支持 反对

使用道具 举报

发表回复

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则


联系客服 关注微信 下载APP 返回顶部 返回列表