以太网接口硬件知识

硬件电子工程师

以太网口是我们日常工程中常用的通信接口，以太网接口有很多种，本文将对常用以太网接口进行科普介绍。
* _9 T5 a* E6 n: U# C: p, ?: Z1、GMII接口1.1 GMII接口概述GMII接口属于源同步时钟类型（时钟与数据都是由同一芯片驱动），时钟速率125MHz，接口连接关系如图1所示，22根线，其中TX_EN, TX_ER, TXD这些信号同步于TX_CLK；RX_DV, RX_ER,
, |7 `8 w8 \7 o. Z; j7 E/ v  E8 c

biaw533frms6408539205.jpg

: [7 m. g' [* U8 ~2 L9 `! h图1 GMII接口原理框图
9 x% ~. X4 K7 I: P7 M% rRXD这些信号同步于RX_CLK。其它的两个信号CRS, COL只用于半双工模式，一般设计中不会用到，而且这两个信号与时钟是异步的，对这两个信号不做要求。各信号说明见表1。
表1 UTOPIA LEVEL 2接口信号说明

信号名称 ' m! q, S  M. |" d" z	信号说明
TX_CLK ; y4 p$ k9 e6 t+ ]% f; K& E	发送方向时钟信号
TX_EN	发送方向使能信号 6 N! X, D8 D+ o2 O7 X. `. Z
TX_ER	发送方向错误指示信号
TXD	发送方向数据信号
RX_CLK % H. Y3 I& y- b4 p% R- G; [	接收方向时钟信号
RX_DV 4 y4 `% d. R/ T! ~8 O0 \/ h# b4 x" j	接收方向使能信号 ) v( H8 D( m& A5 Y. p3 Q$ ~
RX_ER + f1 O% v. A/ @	接收方向错误指示信号
RXD	接收方向数据信号
COL ( _# u% l6 v+ M2 h. b' L	碰撞指示信号 2 I$ S6 |9 U$ y
CRS , _; k( @# b  `) L7 [* P+ i	载荷检测信号 ; C' c; X' ]# r1 A2 c3 m/ m

1.2 设计原则1、要求同方向的时钟数据严格等长，即TX_EN, TX_ER, TXD这些控制/数据信号与TX_CLK等长；RX_DV, RX_ER, RXD这些控制/数据信号与RX_CLK等长。一般设计中，要求控制/数据信号与时钟信号的长度差不大于1cm（约0.1ns）。
, @6 B$ W. d2 v$ T  g7 \2、要求信号的发送端（包括时钟/数据/控制信号）串接33欧姆电阻以减小反射，提高信号完整性。
3、信号走线中要注意保持阻抗的连续性，尽量减少过孔数量（一般过孔数量在3个以内）
# |6 H! ?6 D. W4、因信号线较多，在布局允许情况下，PHY与MAC尽量靠近，减小高速信号受的串扰。
2、RGMII接口概述2.1 RGMII接口概述RGMII属于源同步时钟类型，最初是由HP制定的一个GMII精简版专利标准，得到各大主流厂家的认可，成为一个普遍应用的关于xMII系列接口的标准。RGMII经历了1.0\1.1\1.2\1.2a\1.3\2.0几个版本。从2.0版本开始支持HSTL，之前的版本支持2.5V CMOS。
  n( y; m& t+ {1 H; H+ M& K6 VTXC/RXC时钟频率支持125MHz，25MHz,2.5MHz，可以适配1000M,100M,10M速率。在时钟的上升沿和下降沿均进行数据采样，相比GMII接口，数据信号线收发方向各减半变为4根，信号线总共有12根。如图2和表2说明。
- G, }. N7 C" a* H* p" @$ |

txjomgqas3d6408539305.jpg

图2 RGMII接口原理框图
, \1 s" g; l& n表2 RGMII接口信号说明
( ~7 I9 O( |, _3 ^8 H

信号	方向 ; M; j# y3 U4 A) S! s, n	说明
TXC	MAC-->PHY	发送时钟信号
TX[3:0]	MAC-->PHY 6 |8 u$ ?# x8 A/ E	发送数据信号 + i4 ]5 \  @+ S/ O. a
TX_CTL	MAC-->PHY : h7 k! R- D! j. V4 B2 t4 N	发送控制信号
RXC , i4 }( V& X' C: s0 v7 m+ U	MAC	接收时钟信号
RX[3:0] % q! ]# G  R4 I3 q/ t: t% Z	MAC 9 L3 `1 f0 W( Z7 h$ f7 B	接收数据信号
RX_CTL : s; [1 X: G  l! e0 v" _	MAC 9 W2 o- Z4 c  |: C- ?	接收控制信号 : u4 E- d, u" \

2.2 设计原则1、要求同方向的时钟数据严格等长，即TX_CTL，TXD这些控制/数据信号与TXC等长；RX_CTL，RXD这些控制/数据信号与RXC等长。一般设计中，要求控制/数据信号与时钟信号的长度差不大于0.5cm（约0.05ns）。
2、要求信号的发送端（包括时钟/数据/控制信号）串接33欧姆电阻以减小反射，提高信号完整性。
3、信号走线中要注意保持阻抗的连续性，尽量减少过孔数量（一般过孔数量在3个以内）。
4、因信号线较多，在布局允许情况下，PHY与MAC尽量靠近，减小高速信号受的串扰，线长最好小于4000mil。
  F( e9 }3 T6 m7 f# _% Z2 L7 O2 C; ]' V3、SS_SMII接口3.1 SS_SMII 接口概述SS_SMII（又叫S3MII）接口属于源同步时钟类型，接口原理框图如图3所示，时钟速率125M Hz；信号与时钟间的关系等同于GMII。

uygafqfbfmk6408539405.jpg

! r! s6 h- }$ o! ]! s7 W) H5 L+ [图3 S3MII接口原理框图
# m1 B6 c8 ~6 n6 {3.2 SS_SMII接口设计原则1、要求TX_SYNC, TXD信号与TX_CLK等长；RX_SYNC, RXD信号与RX_CLK等长。一般设计中，要求控制/数据信号与时钟信号的长度差不大于1cm（约0.1ns）。
* @- _" q: \, ?9 j# y( A# B2、要求信号的发送端（包括时钟/数据/控制信号）串接33欧姆电阻以减小反射，提高信号完整性。
! }, o; c# N' Z. B8 m% a3、信号走线中要注意保持阻抗的连续性，尽量减少过孔数量（一般过孔数量在3个以内）。
1 m! N! [% Q; c3 h9 C9 P4、在时间允许的情况下，尽量对接口进行仿真。
4、SMII接口4.1 SMII接口概述SMII接口公共时钟模型（两端芯片的时钟来自共同的时钟BUFFER），时钟速率125M Hz，接口原理框图如图4所示；并不要求数据线与时钟等长。
) y$ X4 Z3 f! Y6 h  C3 k4.2 SMII接口设计原则设计时可以先考虑使REFCLK1, REFCLK2等长。
[/ol]

fxyij2dotuj6408539505.jpg

: W4 ~/ @5 ]- X  \$ A$ z, _图4 SMII接口原理框图
2、要求SYNC，TXD，RXD这几个信号走线尽量短；（从芯片资料理论上看出这些线
的最大长度为1.5ns，21cm；但由于芯片差异性较大，因此实际布线中尽量走短）。
要求信号的发送端（包括时钟/数据/控制信号）串接33欧姆电阻以减小反射，提高信号完整性；
信号走线中要注意保持阻抗的连续性，尽量减少过孔数量（一般过孔数量在3个以内）。
6 R$ J. x( C+ O[/ol]5、RMII接口5.1 RMII接口概述RMII接口属于公共时钟传输模型，时钟速率50M Hz；并不要求数据线与时钟等长。图5所示为RMII接口的原理框图。

jfx5eseubqj6408539606.jpg

8 ]( j6 Z9 }. Y& W. i' t9 }+ H图5 RMII接口原理框图
/ R. {- R+ a5 i8 n* _5.2 RMII接口设计原则设计时可以先考虑使REFCLK1, REFCLK2等长。
7 V! i2 t5 J2 W9 r+ f" D7 [+ U要求其它的数据/控制信号走线尽量短；（RMII规范规定信号的驱动能力在包含负载输入电容情况下不小于12inch，也就是30cm；但由于芯片差异，实际布线情况下尽量短）。
# y5 Y/ M1 b+ `* q. R要求信号的发送端（包括时钟/数据/控制信号）串接33欧姆电阻以减小反射，提高信号完整性。
" r& X9 ]" x' g1 ^$ s[/ol]6、MII接口MII接口属于公共时钟传输模型，时钟频率25M（100M以太网）或2.5M（10M以太网）。两个时钟都是由Phy发送给MAC的。接口框图如图6所示。另外，该接口的其它两个信号CRS、COL是异步信号，无特殊要求，故不在此图中画出。
* L7 I: k: L) _* h对于MII信号，由于信号速率较低，因此在布线上无特殊要求，只要求Phy与MAC离的不要太远就可以了。

dym3pmrlni46408539706.jpg

图6 MII接口原理框图