以太网接口硬件知识

硬件电子工程师

以太网口是我们日常工程中常用的通信接口，以太网接口有很多种，本文将对常用以太网接口进行科普介绍。
1、GMII接口1.1 GMII接口概述GMII接口属于源同步时钟类型（时钟与数据都是由同一芯片驱动），时钟速率125MHz，接口连接关系如图1所示，22根线，其中TX_EN, TX_ER, TXD这些信号同步于TX_CLK；RX_DV, RX_ER,
5 b: F5 Z( D# _6 V* G

biaw533frms6408539205.jpg

; ~, `9 C$ |* \' ~7 M$ @( N- D图1 GMII接口原理框图
RXD这些信号同步于RX_CLK。其它的两个信号CRS, COL只用于半双工模式，一般设计中不会用到，而且这两个信号与时钟是异步的，对这两个信号不做要求。各信号说明见表1。
' v) _  q( {; P* Q5 `5 R  h9 s表1 UTOPIA LEVEL 2接口信号说明
$ ?/ X/ X" x  ^

信号名称	信号说明 8 z' u4 b+ X* a7 p* h; ^
TX_CLK	发送方向时钟信号
TX_EN	发送方向使能信号 : k) o* x; Q/ F
TX_ER	发送方向错误指示信号
TXD 8 [9 c9 f6 C9 m# l	发送方向数据信号
RX_CLK $ Q/ j$ K: }: W% s: ?: y* i8 d	接收方向时钟信号
RX_DV 3 q. s! J- a2 J/ Q3 [	接收方向使能信号 9 {. f' d/ {% f' D; _
RX_ER , b) _- f) Z7 `3 d9 e% M" I% h	接收方向错误指示信号 9 M, n8 w$ `' |+ t+ g5 l7 U3 K
RXD	接收方向数据信号
COL + `8 x$ X1 u, k. s" S% r! L	碰撞指示信号
CRS	载荷检测信号 5 ^8 A5 t7 q2 R, W' a

1.2 设计原则1、要求同方向的时钟数据严格等长，即TX_EN, TX_ER, TXD这些控制/数据信号与TX_CLK等长；RX_DV, RX_ER, RXD这些控制/数据信号与RX_CLK等长。一般设计中，要求控制/数据信号与时钟信号的长度差不大于1cm（约0.1ns）。
: P  N4 |, ]7 K3 S6 w+ L2、要求信号的发送端（包括时钟/数据/控制信号）串接33欧姆电阻以减小反射，提高信号完整性。
3、信号走线中要注意保持阻抗的连续性，尽量减少过孔数量（一般过孔数量在3个以内）
4、因信号线较多，在布局允许情况下，PHY与MAC尽量靠近，减小高速信号受的串扰。
8 W3 m, `- V1 b! _2 q0 U) K2、RGMII接口概述2.1 RGMII接口概述RGMII属于源同步时钟类型，最初是由HP制定的一个GMII精简版专利标准，得到各大主流厂家的认可，成为一个普遍应用的关于xMII系列接口的标准。RGMII经历了1.0\1.1\1.2\1.2a\1.3\2.0几个版本。从2.0版本开始支持HSTL，之前的版本支持2.5V CMOS。
TXC/RXC时钟频率支持125MHz，25MHz,2.5MHz，可以适配1000M,100M,10M速率。在时钟的上升沿和下降沿均进行数据采样，相比GMII接口，数据信号线收发方向各减半变为4根，信号线总共有12根。如图2和表2说明。
& y7 E- O' B1 V1 A" l  O& x

txjomgqas3d6408539305.jpg

图2 RGMII接口原理框图
: V& e& ]5 E0 t: C" v3 ~9 l表2 RGMII接口信号说明
6 L) l. v6 B. w8 d7 r1 r  K+ Y

信号 9 U3 c7 q; R* r	方向	说明 ) F9 t* {$ ?" ]+ M1 A. ~* m
TXC ' ]( I- @. X4 ^5 [	MAC-->PHY	发送时钟信号 - Z" B% l% p! X( c" `% U
TX[3:0] 0 m( N* l5 f3 ^	MAC-->PHY # V8 L* V' V. v, }8 m9 ?4 ]	发送数据信号 8 U0 x! n% E) ^5 o) T
TX_CTL , N( i2 K  V; X' Z  A	MAC-->PHY 0 G: t7 z# ^6 y1 J$ c0 h  @  U	发送控制信号
RXC	MAC	接收时钟信号 ! G- E, l% N. ~* U% E' G
RX[3:0] % k7 E! E8 s* ]; n' ]1 W+ c* g	MAC	接收数据信号
RX_CTL & J: s* {- Z6 S	MAC	接收控制信号

2.2 设计原则1、要求同方向的时钟数据严格等长，即TX_CTL，TXD这些控制/数据信号与TXC等长；RX_CTL，RXD这些控制/数据信号与RXC等长。一般设计中，要求控制/数据信号与时钟信号的长度差不大于0.5cm（约0.05ns）。
, o6 Z3 p6 }  J$ f. t, p3 A2、要求信号的发送端（包括时钟/数据/控制信号）串接33欧姆电阻以减小反射，提高信号完整性。
' a$ Q5 g/ e, T3、信号走线中要注意保持阻抗的连续性，尽量减少过孔数量（一般过孔数量在3个以内）。
4、因信号线较多，在布局允许情况下，PHY与MAC尽量靠近，减小高速信号受的串扰，线长最好小于4000mil。
3、SS_SMII接口3.1 SS_SMII 接口概述SS_SMII（又叫S3MII）接口属于源同步时钟类型，接口原理框图如图3所示，时钟速率125M Hz；信号与时钟间的关系等同于GMII。
+ O. y$ w- e- Q$ k8 ]

uygafqfbfmk6408539405.jpg

1 s# |1 Y2 t" h; e& q图3 S3MII接口原理框图
3.2 SS_SMII接口设计原则1、要求TX_SYNC, TXD信号与TX_CLK等长；RX_SYNC, RXD信号与RX_CLK等长。一般设计中，要求控制/数据信号与时钟信号的长度差不大于1cm（约0.1ns）。
0 X6 t- w$ h2 w' w2、要求信号的发送端（包括时钟/数据/控制信号）串接33欧姆电阻以减小反射，提高信号完整性。
0 ^/ q- Z, m9 u3、信号走线中要注意保持阻抗的连续性，尽量减少过孔数量（一般过孔数量在3个以内）。
4、在时间允许的情况下，尽量对接口进行仿真。
1 I7 a* e5 e) h$ ~( K4、SMII接口4.1 SMII接口概述SMII接口公共时钟模型（两端芯片的时钟来自共同的时钟BUFFER），时钟速率125M Hz，接口原理框图如图4所示；并不要求数据线与时钟等长。
4.2 SMII接口设计原则设计时可以先考虑使REFCLK1, REFCLK2等长。
[/ol]

fxyij2dotuj6408539505.jpg

图4 SMII接口原理框图
2、要求SYNC，TXD，RXD这几个信号走线尽量短；（从芯片资料理论上看出这些线
的最大长度为1.5ns，21cm；但由于芯片差异性较大，因此实际布线中尽量走短）。
/ m1 d0 Q1 [' _2 D- Y+ c要求信号的发送端（包括时钟/数据/控制信号）串接33欧姆电阻以减小反射，提高信号完整性；
( |) `$ i' a: E0 C8 c信号走线中要注意保持阻抗的连续性，尽量减少过孔数量（一般过孔数量在3个以内）。
[/ol]5、RMII接口5.1 RMII接口概述RMII接口属于公共时钟传输模型，时钟速率50M Hz；并不要求数据线与时钟等长。图5所示为RMII接口的原理框图。
" V9 X# @3 O8 g' g0 d, b" h0 w

jfx5eseubqj6408539606.jpg

& u% l8 C6 Z6 T6 d, y图5 RMII接口原理框图
5.2 RMII接口设计原则设计时可以先考虑使REFCLK1, REFCLK2等长。
要求其它的数据/控制信号走线尽量短；（RMII规范规定信号的驱动能力在包含负载输入电容情况下不小于12inch，也就是30cm；但由于芯片差异，实际布线情况下尽量短）。
要求信号的发送端（包括时钟/数据/控制信号）串接33欧姆电阻以减小反射，提高信号完整性。
3 Q1 B% l( T! D5 Z/ q6 c7 }[/ol]6、MII接口MII接口属于公共时钟传输模型，时钟频率25M（100M以太网）或2.5M（10M以太网）。两个时钟都是由Phy发送给MAC的。接口框图如图6所示。另外，该接口的其它两个信号CRS、COL是异步信号，无特殊要求，故不在此图中画出。
/ C+ s$ x8 t& w对于MII信号，由于信号速率较低，因此在布线上无特殊要求，只要求Phy与MAC离的不要太远就可以了。
) A. z% s# H* o

dym3pmrlni46408539706.jpg

图6 MII接口原理框图