【摘要】7 o# w8 i% E' o3 t' E6 ?# B8 a
本案例描述了一个由于CPU和PHY之间RGMII时序不满要求导致通信异常问题,最后通过电感材料(磁珠)对信号相位的移位特性来改变信号延时,从而解决RGMII信号延时不够的案例,实验结果通过。" w" D6 q" b* o: e3 v J2 R
ispq0qw5v1p64027200205.jpg
! p" }) }: N8 l/ x: o2 ?
一、问题描述1 g, s' h: ^1 w" y \; \( `, z
某单板上某物理层芯片和CPU之间的接口,采用的是RGMII方式。在该单板调试过程中,发现物理层芯片发送给CPU的方向,数据一直不通。测量芯片输出的RGMII信号发现,芯片已经有发出时钟和数据信号,但是CPU接收端无法识别,在CPU的RGMII接收寄存器中,接收到的数据个数一个为0 。2 ^3 s" _$ e1 S# K l3 _0 ]
经实测信号分析,由于时序不满足要求,没法达到接收端建立时间要求导致该问题。如下对该问题进行分析和解决。& \; X* Q1 r5 |' _2 d
uken4np03fj64027200305.jpg
0 J' d* q* _( D4 w二、问题分析
" [. @3 ^( o6 O在CPU接收端,RGMII的接收时序如下:; M6 Y9 t) ?8 S
usv1wkikpxg64027200405.png
! o9 d7 S1 a5 O x: R/ J图1-1 RGMII接收端时序要求/ {7 M% C9 ]0 d: G7 k* j
从上面的时序要求看,在接收端,要求RGMII的时钟信号边沿比数据信号的边沿延迟最小1ns,典型的延迟时间是2ns。延迟2ns的时候,RGMII的时钟边沿正好在数据的中间。
6 F% u# z; Y' G还硬件方案中CPU端RGMII工作电压为2.5V,在物理层RGMII工作电压是3.3V。CPU和物理层芯片之间,通过转换芯片74AVC164245进行电平转换。具体的连接图如下:
5 S% M* A( Y5 J
ikm4p2amqwq64027200506.png
$ e( D9 K {- y图1-2 物理层端的RGMII原理图$ v) k1 q! R# ^9 @8 w( i
eict1ftqafd64027200606.png
' n3 |4 Z9 o$ f图1-3 RGMII接口中的电平转换原理图( Z; a4 H x3 A" D( R4 t
m1hoeqvtbs164027200706.png
0 C) Q/ {9 F) I i$ y$ ^
图1-4 CPU端的RGMIII原理图
8 s8 M7 K! f+ x- y# M% a+ O$ g在CPU接收端,测量接收到的RGMII时钟和数据,边沿是对齐的,建立时间不够不符合时序要求1ns的延时。在CPU的RGMII控制寄存器中,对时钟延迟时间进行设置,但依然不能达到要求。经与CPU厂家沟通以及实测,这个RGMII控制寄存器能调整的接收时钟延迟,最大只能到600ps。在发送端芯片内,无法对RGMII的发送时钟进行延时设置。
" n4 v9 Y: |/ t; }! B三、问题解决8 L0 r2 G7 g& d7 R# |- p
为了验证该问题,首先做如下验证分析:# \. y9 ^& C1 K2 J" t! m
(1)为解决这个问题,考虑到增加走线长度,按照信号在PCB上的传输特性,1ns的延时,PCB内层走线的话,要绕5600mil,明显不现实。
( z* }' M Y7 E! x(2)电平转换芯片74AVC164245手册中输入输出信号的延时,在1ns到4ns之间。正好在单板上,74AVC164245芯片有空余的PIN还没有使用,通过飞线的方式,把RGMII的时钟,在转换芯片上,多绕了一次,测试发现,数据可以通了。通过示波器测量信号,发现此时时钟比数据,延迟了大概1.5ns,满足接收端的RGMII时序要求。用这个飞线的方式,做大流量跑流测试,丢包严重,性能不稳定。
/ b! F0 D3 U- O( G/ W: p: _通过以上验证分析,在不改板前提下两种方式都无法解决该问题。经分析和头脑风暴,考虑到电感对信号的延时的特性,尝试使用感性材料来实现时钟的延迟。从理论上看,串联在链路中的电感,可以使交流信号相位延迟90度,这里的RGMII信号,时钟是125MHz,延迟90度,正好就是2ns,符合RGMII的接收时序要求。" x' g2 P! I# C# U q" A
把物理层芯片的RGMII输出端的匹配电阻R26,换为100MHz@220欧的磁珠,测试发现,数据可以正常通讯,在大流量,长时间的拷机过程中,未出现丢包的情况。测量磁珠前后的时钟波形,发现时钟结果磁珠后,延时大概1.6ns。更换100MHz@600欧姆的磁珠,时钟延时2ns,但是,磁珠交流阻值越大,对信号的衰减也越大。考虑到时钟衰减和和延迟的结合,使用100MHz@180欧的磁珠,测试发现,时钟信号幅度满足要求,延时1.5ns,能满足要求。经过大流量测试,无丢包情况,通过实验。
% T4 U5 K1 t3 n. [! e; n6 U
25yebl4kzpr64027200806.jpg
' F- E3 n8 `: U, M) z |3 u四、问题总结
% Y* i! e6 m$ {' t本案例利用一个“野路子”解决硬件调试中常见的问题,该解决思路拓宽了我们思维边界。同时也告诉我们当遇到问题时,坚持第一性原则,追本溯源到最底层最原始的物理原理去,定能柳暗花明又一村。 |