扇出型晶圆/面板级封装技术概述

逍遥设计自动化

引言
扇出型晶圆/面板级封装（FOW/PLP）是先进的封装技术，与传统封装方法相比，能够实现更高的I/O密度和更好的电性能。本文概述FOW/PLP技术，包括关键工艺步骤、应用和可靠性考虑因素。
0 w1 w: f3 K' J2 n3 F( w& a8 Y; T7 Z
( x% p0 g/ L! |* R- {4 e' W扇出型封装简介
" v# H( V4 J* m扇出型封装与扇入型晶圆级芯片尺寸封装（WLCSPs）的不同之处在于它需要在加工过程中使用临时载体。这允许重布线层（RDLs）延伸到原始芯片边界之外，从而实现更高的I/O数量。
! c2 m0 o' H8 _9 m& \# j
3 `+ x. p- W. n# E( n( Q5 j3 U如图1所示，扇出型封装的步骤包括：

将已知良好芯片（KGDs）拾取并放置在临时载体上

用模塑料封装芯片

在封装芯片上制作重布线层

贴装焊球

移除临时载体并将个别封装切割分离
# U# [( M+ w$ f& z+ Y[/ol]

9 L" I3 G  o* Q. M6 D1 _% W# |( Z* x

md1mmo2vtfa64034868741.png

图1
! ^2 u3 i( q9 F, l0 ?2 u
扇出型封装的主要优势包括：

更高的I/O密度

改善的电性能

更薄的封装厚度

异质集成多个芯片的能力
% \+ B& k1 N) C/ n, |* A" |
扇出型晶圆级封装工艺流程
2 a2 K: e, j: D# |- h典型的扇出型晶圆级封装（FOWLP）工艺流程包括以下关键步骤：
, z  Q) m- h+ L4 X+ }& q3 l' W

晶圆准备和切割

芯片贴装到临时载体

模塑/封装

载体移除

重布线层制作

焊球贴装和切割分离
" L" @) s$ P# ^1 e) S
8 I" t2 o0 F5 W图2提供了芯片优先、正面朝下FOWLP方法的这些工艺步骤的视觉概览：
9 d2 O3 L0 i# G$ }. w2 V" G4 ~& A

1txfsuovljy64034868841.png

图2

) `2 ]9 n1 N* t6 oFOWLP加工中的关键考虑因素包括：

临时载体选择（玻璃、硅、金属）

模塑料性质

重布线层制作（线宽/间距、通孔形成）

模塑过程中的芯片位移

翘曲控制

6 }. u% w+ j5 U. o$ |扇出型面板级封装
6 y0 f* p) i) l* w0 `# e) N% I为了进一步提高产量并降低成本，扇出型加工可以扩展到大型矩形面板而不是圆形晶圆。这被称为扇出型面板级封装（FOPLP）。
9 u4 t  O6 P+ s8 |$ n
; u8 F. U. `0 `! y7 d: k9 T图3展示了508 x 508 mm面板的例子，其中包含1512个扇出型封装：
8 {6 I8 `7 o! }
9 G9 o& g' D  H5 N. K

tbczw3nsib064034868941.png

% N: Y4 c6 ?; N4 {图3
# `$ N& r  M  I" Z& U) e; b/ d5 `
FOPLP的主要优势包括：

更高的产量

更低的每个封装成本

利用PCB/显示器制造基础设施

$ U7 i. A$ l# E# `, m然而，像翘曲控制和维持大面板上的均匀性等挑战必须得到解决。
9 k+ X0 F- K2 N3 l# G7 c$ W8 U
重布线层制作
% U7 {+ U2 {5 t扇出型封装的一个关键方面是细间距重布线层（RDLs）的制作。这通常涉及：

介电层沉积/图案化

种子层沉积

光刻胶图案化

铜电镀

种子层去除
# f! t, @7 u3 n9 O* L, i[/ol]
图4显示了扇出型封装中10 μm线宽/间距RDLs的扫描电镜图像：
  g& ~+ s  Z+ P: M2 c$ G
/ ?3 I( s5 ~/ F1 n' G! R

hgx1qzn0wlw64034869041.png

  ]: X5 d5 {0 N' b图4
先进的扇出型封装可能包含多个RDL层，线宽/间距尺寸可达到2/2 μm。

, O( g& a# o- a4 N# |0 G芯片后置与芯片优先方法
扇出型封装可以使用芯片优先或芯片后置（RDL优先）方法实现：
1.芯片优先：
+ c  \7 e& F# }7 h- C/ m, S

在RDL制作之前将芯片贴装到载体上

成本更低，产量更高

更容易发生芯片位移

2.芯片后置：

在芯片贴装之前在载体上制作RDLs

更好的尺寸控制

成本更高，工艺步骤更多
8 f1 s: _" _# v. ]8 n
" i8 `/ p8 d7 C2 S; a; s图5展示了RDL优先FOWLP方法的工艺流程：

bi41l5yrhxm64034869141.png

* e1 ?; |) L# }' O: r# Y图5

芯片优先和芯片后置之间的选择取决于成本、尺寸控制要求和芯片尺寸/间距等因素。

异质集成
扇出型封装的一个主要优势是能够在单个封装中集成多种类型的芯片。这使得以下组件的异质集成成为可能：
) I3 }: ~* E$ D& l) K3 Z0 M

逻辑 + 存储器

模拟 + 数字

处理器 + 传感器
2 R2 I1 \9 q! N
图6展示了一个集成多种芯片尺寸的异质扇出型封装示例：

1 ^! `5 \- y7 `. n  s

rqo0cfun1bt64034869241.png

图6
) l# _1 y# ?/ ]1 s0 H
7 O# i. C1 h* e在异质扇出型设计中，必须仔细考虑芯片放置、RDL布线和热管理。

& Z, {! ]. y- H可靠性考虑
' {4 i* \- x, R* a: S, p! k扇出型封装的主要可靠性问题包括：
7 g' v4 @  m0 S3 l

模塑过程中的芯片位移

翘曲

RDL裂纹/剥离

焊点疲劳

湿敏度
3 _: e( V( |* S1 w% B
可靠性测试通常包括：

温度循环

跌落/冲击测试

湿敏等级（MSL）测试

图7展示了温度循环后扇出型封装中的焊点裂纹示例：

% S6 G+ n  K9 S

haekawl0xkc64034869342.png

# l+ D$ Z2 k' o2 X0 P  a图7

有限元建模通常用于分析应力和预测可靠性，如图8所示：

iwtkprskvil64034869442.png

6 N% n% f& H" O0 f/ t图8
8 N( T% j" v3 F( g: y
新兴应用：Mini-LED显示器
扇出型封装的一个新兴应用是在mini-LED显示器中。扇出型封装允许超细间距集成mini-LED阵列。

图9展示了使用扇出型技术封装的mini-LED阵列示例：

# W* Z+ I/ ~# F

w5q1gnho51f64034869542.png

图9
6 n  C( m9 E; B! f& o2 O
mini-LED封装的主要优势包括：
% P- f0 F5 G) w+ k" |

超细间距能力（

改善的热性能

更低的封装厚度

. [- Q3 L9 Z! Q' b# x( C7 d. i. {4 }图10展示了集成在扇出型封装中并安装在PCB上的mini-LEDs的横截面：

8 I8 K# q: F; W" Z

djqkyjijfbq64034869642.png

图10

# n% f8 y- C" q3 _) J7 N+ i2 [总结
+ r- M! e0 `# h7 ^. F扇出型晶圆/面板级封装与传统封装相比，能够实现更高的I/O密度、改善的性能和异质集成。主要方面包括：
2 L9 r$ z8 ~3 A7 H$ {9 @" a5 ], P% E

使用临时载体

RDL制作

芯片优先与芯片后置方法

扩展到面板级以提高产量

可靠性考虑
% P; A8 w- t" L9 [7 r1 |
像mini-LED显示器这样的新兴应用展示了扇出型封装对下一代电子产品的优势。随着传统封装的缩放达到极限，预计扇出型技术将在先进电子系统中发挥越来越重要的作用。

参考文献
: ^, W& }- V( Y9 ~[1] J. H. Lau, "Fan-Out Wafer/Panel-Level Packaging," in Semiconductor Advanced Packaging. Singapore: Springer Nature Singapore Pte Ltd., 2021, ch. 4, pp. 147-228.

& _/ o( [0 _3 G' {1 b" S- END -

软件申请我们欢迎化合物/硅基光电子芯片的研究人员和工程师申请体验免费版PIC Studio软件。无论是研究还是商业应用，PIC Studio都可提升您的工作效能。
1 ]2 A! N& N6 D7 w! _5 b点击左下角"阅读原文"马上申请
' W' @" e. q- R1 ]6 O
) ~6 r: V" s1 a% m3 h欢迎转载
- B' G4 c" b2 ?: p- }
* W9 C/ N  g# J$ m# X8 P. D! }3 h转载请注明出处，请勿修改内容和删除作者信息！
6 i) E, I; c5 F6 `3 @

& G8 H4 Q/ b/ ?$ t2 R* ]

4geajoomnid64034869742.gif

: e7 [, N, v6 s8 @
1 r4 `# J" w& e* z关注我们

; N8 [3 T1 m! i. ~4 t i0ke4hzpybc64034869842.png

, G& M. \, r" S. L+ j e0gykyk3vw264034869942.png % z$ q2 Z9 Y$ g5 \/ L

vfbxux12rq464034870042.png

                     

0 ]. [; L: r; X0 Q3 r

关于我们：
) a6 Q' r# P/ o4 d7 w; C" _+ W深圳逍遥科技有限公司（Latitude Design Automation Inc.）是一家专注于半导体芯片设计自动化（EDA）的高科技软件公司。我们自主开发特色工艺芯片设计和仿真软件，提供成熟的设计解决方案如PIC Studio、MEMS Studio和Meta Studio，分别针对光电芯片、微机电系统、超透镜的设计与仿真。我们提供特色工艺的半导体芯片集成电路版图、IP和PDK工程服务，广泛服务于光通讯、光计算、光量子通信和微纳光子器件领域的头部客户。逍遥科技与国内外晶圆代工厂及硅光/MEMS中试线合作，推动特色工艺半导体产业链发展，致力于为客户提供前沿技术与服务。

4 n* [/ e& S! J6 mhttp://www.latitudeda.com/
+ ?7 w+ V  D% }3 D2 c" Z（点击上方名片关注我们，发现更多精彩内容）