王靓——DRRX2模块PCB设计作业

一路高歌

布局：

1）画SOC器件的中心辅助线，将2片DDR中心对齐摆放；
2）将一个DDR中间错位打孔扇出，另一个复制；
3）SOC自动扇出（8-14mil过孔）；
4）将DDR的地址和数据信号按组分类；
布线：
1）先将4组数据信号与SOC进行点对点的连通，同组同层；
2）地址信号通过2片DDR之间的连接孔与SOC连通；
3）数据信号等长处理，正负25mil；
4）地址信号等长处理，正负50mil；
5）电源层连通，及滤波电容摆放处理；

cesc

滤波电容放在背面，效果会更好一些

cesc

VREF这个电源不要走在电源层

cesc

其它没什么大问题

一路高歌

cesc 发表于 2024-9-23 11:10
其它没什么大问题

已修改：1）VREF电源移至底层；2）顶层滤波电容移至底层就近摆放；