|
|
引言
" G# h: D% L2 `8 v( ?2 k扇出型晶圆级封装（FOWLP）是近年来备受关注的先进封装技术，能够实现多芯片和组件的异构集成。本文将概述FOWLP技术、关键工艺步骤、优势、挑战和新兴趋势[1]。3 `4 Z1 t9 |4 q1 v2 K
8 x, O: e4 a* n* z. a4 fFOWLP简介& B' V2 f: Y, Z# e9 Z
FOWLP在传统晶圆级芯片尺寸封装（WLCSP）的基础上，允许重布线层（RDL）延伸至芯片边缘之外。这种"扇出"的RDL提供了几个主要优势：提高I/O密度和布线灵活性改善热性能和电气性能能够集成多个芯片和无源元件减小封装厚度
0 d; S5 X/ r, O8 a- o[/ol]
: a/ |, ]" e4 D% b图1展示了FOWLP封装的基本结构。
7 s9 C+ l; {6 j7 z2 M# x7 G+ a E3 G8 S' l5 y8 Z
5dcv0ecfotu64034870145.png
; N0 B, L( K, a( K; D7 y图1：扇出型晶圆级封装的基本结构示意图，显示RDL延伸至芯片边缘之外。+ A! N5 R8 Y3 H# o( k9 D5 _' }
/ m4 A5 Q. a0 g( Y4 a+ v U0 A8 L7 n
关键工艺步骤
3 D+ @* g' |- I" s! _1 ]8 @/ L5 RFOWLP的主要工艺步骤包括：晶圆切割：将制造好的晶圆切割成单个已知良好芯片（KGD）。芯片放置：将KGD以特定间距拾取并放置在临时载体晶圆上，以实现扇出。模塑：注入环氧模塑料（emc）填充芯片之间的空隙，形成重构晶圆。载体移除：去除临时载体，露出芯片的有源面。RDL形成：沉积和图案化多层介电质和金属，形成RDL。球焊：放置焊球以实现二级互连。切割：将重构晶圆切割成单个封装。) i4 d0 m6 f. e6 ?( ^0 G
[/ol]& E$ o0 C. \) o9 x1 h7 e: y
图2说明了这些关键工艺步骤。# O' f2 Y/ u8 i, ?* x+ l
8 F; f8 B/ B. L. d( b$ W. C
21upuvr434564034870246.png
9 V3 }) s) `3 H; W
图2：芯片优先、芯片面朝下FOWLP工艺流程，展示从晶圆切割到最终封装切割的关键步骤。
- q. ~6 F9 V$ v% {7 a M+ x' S
; ~8 {' q+ U* K4 d芯片优先与芯片后置方法9 n6 r& y5 V# H, R8 x4 ^- ~
FOWLP有两种主要方法：
! v% W _6 W( t1 j" t) {3 _/ O" _' R9 T/ A, F
1. 芯片优先：在形成RDL之前将芯片嵌入模塑料中。可进一步分为：
9 f6 Y/ J' e* M+ J5 w芯片面朝下芯片面朝上
& ~. r* v. _3 @- g6 c6 C
, @0 M' w5 M& _1 Y$ q, Y' Q2. 芯片后置（RDL优先）：在芯片附着之前在载体上形成RDL。
5 V; ^. W2 |4 P W- u: q- A0 P0 ~" o3 ]; q, u* ]4 ~
每种方法都有各自的优势和挑战。芯片优先方法更适用于低I/O数量的应用，而芯片后置方法更适合非常高密度的RDL。# k4 D9 u8 I: R. x' | B
+ D% o% h" e4 p3 B2 S3 N
RDL形成2 R4 n3 U% ~8 t% x( d
RDL是FOWLP的关键元素，提供扇出互连。RDL形成的主要考虑因素包括：
5 d, P. z! K; _6 Q9 ]& |" I# o) k% D介电材料选择（如聚酰亚胺、ABF）金属沉积和图案化技术通孔形成线宽/间距能力. Z% ]( L$ y& | M4 H3 r! M% U
% V8 Z: F3 g: F- L- M9 i& ]- ~
图3显示了典型多层RDL结构的横截面。7 ^' _. I# k4 s5 i. n+ l
/ z, ^5 W( d9 w- F J: [
snrkt4lduda64034870346.png
6 e7 m3 M5 ~% Y0 p) u3 C! U
图3：FOWLP中多层RDL结构的横截面SEM图像，可见铜迹线和通孔。$ _9 M* N- F' b; [8 t6 T
- V r6 D, t2 R3 e, K: o
板级封装" y" N$ s& N+ {$ V; ?, ]) R
为提高制造效率，正在向更大尺寸的板级扇出封装发展。这允许同时生产更多封装。1 K2 x# k' t" v, V6 s
1 C9 j! M/ L% M3 y3 R: r图4显示了用于扇出封装的大型板的示例。" U1 U9 F8 o* f8 d
! ~1 |( p4 f* Z3 y f
eq1gnsay3rc64034870446.png
7 x0 p/ e0 c0 R$ g0 }图4：用作板级扇出封装临时载体的大型玻璃板（515mm x 510mm），可提高生产效率。1 r3 s& h' i5 b/ z- h
6 o; t# f! L0 w* L" Z. a异构集成
( h: b! }9 j: |/ M6 ] f& e, ^FOWLP的一个主要优势是能够将多个芯片和组件集成到单个封装中。这种异构集成能力实现了：
% G0 l$ q* r9 y) D% J尺寸缩小性能提升成本优化定制解决方案% q9 D% W" o; e* E
: F# u& R& }) ~1 |- g
图5说明了使用FOWLP进行异构集成的示例。, I, Y3 F2 ~6 d% Q! J r2 j$ g
/ V u; ]& B' f7 M; H$ b6 p
zvmwezf3isv64034870546.png
( q6 Q$ T+ _6 G& g4 g( U图5：在扇出基板上集成多个芯片的异构集成，展示了在单个封装中组合不同组件的能力。
6 v! K# i# \9 g1 W) M
8 j6 R! g" v" ?) m4 P* D' d混合基板) I" _2 J; I( }4 C6 p: R' g' e
对于非常高密度的应用，正在开发将有机中间层与建立基板相结合的混合基板。这种方法提供：5 p j( H. V) M9 z
超细线/间距RDL改善电气性能芯片I/O间距与PCB间距之间的桥接
4 F! ~& W0 e1 T0 Y9 g# v% g: W3 d# b9 J% N. F. C
图6显示了混合基板的结构。* J; c# p% W6 @1 c- A& S/ i. S
0 `7 A% G0 T3 Y( j7 | o( Q- m& x
whstxhdkfuh64034870646.png
/ z, u& i3 k& e3 Z* X5 V
图6：混合基板结构，结合了具有细间距RDL的有机中间层和建立封装基板，用于高密度异构集成。
. P0 c" y9 f) D9 O7 D
+ s% @- g0 k! Z6 M9 t6 G主要挑战" f7 a: N! p3 ~7 J _
FOWLP技术面临的一些主要挑战包括：) b8 x' o( q+ P A+ P
1. 翘曲控制：材料之间的CTE不匹配可能导致翘曲问题。
5 R+ r! B. G/ v9 s2. 细间距RDL形成：实现超细线/间距具有挑战性，特别是在大尺寸板上。
% G3 X: i% [/ E" w# O3. 已知良好芯片（KGD）的可用性：获得KGD对维持良率非常重要。
. D0 G7 X a4 m, Y" a* }* `6 ^4. 热管理：对于高功率应用，散热可能成为问题。; ^4 u* w" q) o9 N
5. 可靠性：确保在各种使用条件下的长期可靠性。9 W P: L6 }! H! P7 M% R7 b* n: {' r
2 x5 g, p, @" `8 A
可靠性测试
8 ?1 q1 H0 U9 k; G对FOWLP封装进行严格的可靠性测试必不可少。常见的测试包括：
0 F4 L6 N+ D8 u# ]& n& C热循环：评估焊点可靠性跌落测试：适用于移动应用湿敏度：评估封装稳健性
! f& r. }2 o9 Y! |3 a! @5 O6 G& i2 B) S& S1 M9 ] d) w ?
图7显示了热循环测试结果的示例。
" h U: Z8 }- e6 E- `. m6 Q. _" `" Z4 H
l1skykrotc264034870746.png
# u* o9 h( Z' Y图7：扇出封装在热循环条件下焊点可靠性的韦伯图。
# q$ T8 N! N5 c* D9 I( X
1 W) g, }% ~& ^ y5 C仿真和建模
$ ^+ s% W; D! M# c: _有限元分析（FEA）广泛用于模拟和优化FOWLP设计。重点关注的领域包括：& O) h' A7 M3 g4 z* L4 D. J4 _
翘曲预测应力分析热管理电气性能
; u- c3 V1 _/ |% b" T
" v$ i5 K' t1 r图8展示了用于热-机械仿真的FEA模型。( x" `/ w, t/ a
$ n9 L* H7 ~) U) e
g5q3tdijm5n64034870847.png
- g( [1 _4 A* s
图8：用于热-机械仿真的异构集成封装有限元模型，用于预测关键区域的应力和应变。( x- \! Q: U+ n( ^4 }# h2 g$ l
1 p3 O, V1 `5 D1 g3 P; k新兴趋势+ O9 p, A1 z; @1 _% d5 S( M3 n
FOWLP技术的新兴趋势包括：
. l! N ^5 \! u6 @- r# ?1. 板级封装：转向更大尺寸的板以提高效率。; H& L: I8 r3 b, Z, p8 m6 K' u
2. Chiplet集成：在封装中组合多个较小的芯片或"chiplet"。3 u h5 J/ s" O# P
3. 2.5D/3D集成：垂直堆叠芯片以增加密度。
+ s h. w* b) Y( R$ \8 e4. 嵌入式组件：在封装内集成无源和有源组件。
: [1 R! R+ T9 u( ]$ q2 R5. 先进材料：开发新的模塑料、介电质和导电材料。' B% h. j m, R+ m1 v) F/ W
d4 B8 k- W" h) |' H; c5 W d1 M
应用& W. g1 I# O2 ~* ` j: N
FOWLP在广泛的应用领域中得到使用，包括：
+ T0 p* t% E/ A/ g w移动设备汽车电子物联网（IoT）设备人工智能（AI）加速器高性能计算0 {: ?& I4 ?- Z" T- ?% y5 {4 W+ J
8 R) n' i" E+ q' m/ D
异构集成能力使FOWLP特别适合系统级封装（SiP）解决方案。# j7 f; ?5 e/ b
) h9 Y3 |, [3 q+ b: X5 ^7 x
结论
4 l, }' L1 F% n* K% V. Q! c' `扇出型晶圆级封装已成为实现异构集成和先进电子系统的关键技术。高密度互连、性能改善和紧凑形态因素的能力使其非常适合下一代应用。虽然仍面临挑战，但材料、工艺和设计工具的持续发展正在扩展FOWLP技术的能力。! E; F" `0 b4 Y+ X
- `6 f# F3 H6 q/ [2 d" _* X随着电子行业不断要求在更小的形态因素中实现更高水平的集成和性能，FOWLP有望在满足这些需求方面发挥越来越重要的作用。向板级封装的趋势和混合基板的开发正在为超高密度集成开辟新的可能性。! _& o9 ?- b1 L* D& i6 Z+ Z
' x) W5 v+ E& R
研究人员和制造商不断推动FOWLP的可能性边界，改进线/间距能力，增加板尺寸，开发新的架构。随着技术的成熟，我们可以期待看到FOWLP在广泛的应用领域中实现更先进的异构集成解决方案。 o5 V9 {8 Q9 j: Z# t p
* G( F; g, F Q- Q9 _/ {0 H& h, m. _: |3 P. e) h0 |5 D
参考文献- a2 A. z$ D- z# Q
[1] J. H. Lau, "Fan-Out Technology," in Flip Chip, Hybrid Bonding, Fan-In, and Fan-Out Technology. Singapore: Springer Nature Singapore Pte Ltd., 2024, ch. 4, pp. 233-419.
4 `- Z. {/ ]' T7 N) g; Z" B
) G9 b. I- U7 j- D1 e5 {' _- END -/ |% ^7 L! r' x8 d4 m
4 L- a2 O$ ?8 U6 b7 V( e1 O
软件申请我们欢迎化合物/硅基光电子芯片的研究人员和工程师申请体验免费版PIC Studio软件。无论是研究还是商业应用，PIC Studio都可提升您的工作效能。- \0 D* P) F4 p( ]; H! ^1 m' K
点击左下角"阅读原文"马上申请1 n1 \% h I" X% [: o) m8 Z
( c2 ^( b5 P/ C- u" c" _欢迎转载( d7 ~: y( d* I- u1 L
% O2 e9 d, Z: F; M3 C8 l转载请注明出处，请勿修改内容和删除作者信息！0 y* b t7 u0 y0 t) l/ N( [3 n5 ~% N
$ v1 e0 d- I& P9 S" d9 G" ^9 Y# j1 F8 f# z8 k
- X& {, T/ X3 J$ t) c
2q2vfjbvd5i64034870947.gif
0 }, j+ T0 d7 R" p- R
1 ?, V- p# u3 i) h' g" z' b# ~
关注我们
, x+ q( r' w5 w+ Y8 q. V
+ F- m0 l: A t/ C1 M5 d
% i8 U' u3 E" A' J2 o- E
gyerunqrj2r64034871047.png
) X8 m- ^3 q W6 t | $ w8 P9 {0 A8 V# E+ ^6 ?6 J; G
ponthwmjnli64034871147.png
( D j3 C( C" S: H6 E
|
% O9 i0 f$ ]" p3 N4 n
xk2grk4klbj64034871247.png
/ E7 q% U0 u# O+ W4 X4 t+ i, U7 H
|
. |9 P7 A# c5 P" @& o4 c
5 s$ V# b5 a2 N8 e" Q
& D9 _; _/ a+ g) z \
2 e$ H4 h% c5 s# ^( H关于我们：
! h: h) L( r# m深圳逍遥科技有限公司（Latitude Design Automation Inc.）是一家专注于半导体芯片设计自动化（EDA）的高科技软件公司。我们自主开发特色工艺芯片设计和仿真软件，提供成熟的设计解决方案如PIC Studio、MEMS Studio和Meta Studio，分别针对光电芯片、微机电系统、超透镜的设计与仿真。我们提供特色工艺的半导体芯片集成电路版图、IP和PDK工程服务，广泛服务于光通讯、光计算、光量子通信和微纳光子器件领域的头部客户。逍遥科技与国内外晶圆代工厂及硅光/MEMS中试线合作，推动特色工艺半导体产业链发展，致力于为客户提供前沿技术与服务。2 ]( v% F" F/ N: X( M
7 C; r6 h% b Y8 l! ^8 l5 `
http://www.latitudeda.com/
$ D( V% g; t+ |, l（点击上方名片关注我们，发现更多精彩内容） |
|
电子产业一站式赋能平台
窥视卡
置顶卡
变色卡
