|
akkdsciejjn64024911.gif
9 M' @+ v; Z4 @" D点击上方名片关注了解更多
0 o& c% n2 w# C+ k! m
+ O7 a* c; ?. @0 O9 A. n2 ^( E
华为通用硬件:30道单项选择,每题2分;10道不定项选择,每题4分,少选不得分;总分100,60及格。2 M# R2 H$ M& Y R2 T E+ |( x( t
考核内容:数电 模电 电力电子 微机原理 计算机网络 磁技术 材料 通信原理等4 F4 d6 I$ n2 }$ {% `0 Z, N
考核难度:个人觉得对于一个本科生还是比较难的,很多东西学校里接触不到; J4 d6 s: L4 U* j M- y' O+ P* I
14hi41tvnsw64025011.png
' O- f# f5 q; ~4 m8 p+ q) |例题; ?+ [6 H( d/ Y4 C# m5 V) C
1. 三角波通过什么运算电路可以转换为正弦波(低通滤波器)/ `+ d. q" b9 O1 C0 X
2. 下列哪个逻辑运算式错误:A+1=A A*A=A6 a1 F5 C( B/ J
3. 在Vgs可用电压范围内,Vgs越大,MOSFET漏源导通电阻的变化是变小。0 C, ?5 M( g4 r" B
4. 下面哪个电路属于组合逻辑电路:计数器 移位寄存器 译码器 触发器; A0 f6 z. Y! p/ Z$ x
5. 相啮合的标准齿轮,小轮的齿根厚度与大轮的齿根厚度相比(大齿轮的齿根厚度大)
. ^0 h$ X. ^% o, }6 Q- e$ f& [【解析】一对相啮合的标准齿轮中,小齿轮的齿根厚度小于大齿轮的齿根厚度,而小齿轮的工作条件往往比大齿轮恶劣,故容易损坏。关注公众号:硬件笔记本' q: C& h/ F9 Y# g9 o8 V! ^& O1 F
6. 下列不能用带使能端的二进制译码器实现的有:多路数据分配器 地址译码器 七段数字显示译码驱动 计数器9 E1 s, x9 h; S6 N5 C( i
7. 基于IA 64架构的软件可以运行在 IA32位数的处理器上(错)* z& f$ ~- ~* M0 F: q8 G8 Y- q
8. N形的半导体的多子是自由电子,所以它带负电荷(错)
# H8 G3 t# y. f6 _# Y3 Y9. 对板料进行多次拉伸时,为了消除形变强化,中途应进行:完全退火 再结晶退火 正火
* E- T8 ~9 Y. u2 A3 `7 t( D10. Cache的写策略一般包括 write back和write through 两种前者减少了对内存的访问,所以性能更高(对)' k# u" [; v F
【解析】Write back 是只是写到Cache中,并不会马上写到memory中,只有当Cache被替换掉的时候,才会进行写到memory中,效率高,但是结构复杂。Write through 就干脆的多,直接写到memory中。结构简单,但是效率低。# C' [! A, m1 }+ Z' A+ a5 l
11. 模拟锁相环电路中,与鉴相器参考信号 R相连 并且与运放正输入相连的是:up信号 vco压控信号 down信号。关注公众号:硬件笔记本
" t/ ]+ `, S1 r8 U L# x12. 动态心电图使用的ECG带宽是0.05-40HZ 0.05-50HZ 0.05-150HZ 0.5-40Hz$ p) y* |: m9 }, Y
13.计算机的字长是指 数据长度 CPU的数据总线的宽度 cpu内部一次可以处理的二进制数的位数
, N/ }* I4 U# o2 o6 [14.若y(t)=f(t)*h(t) 那么 f(2t)*h(2t)等于 Y(2T)/2
+ N9 I2 s3 U, q* A15.关于 PCB的设置,以下描述错误的是 器件面下面(第二层)优先设置地面层 优先采用对称结构设计 尽量避免两个信号层直接相邻 电源层离底层越远越好
& L/ `+ T9 F( Y+ \) i4 i16.考虑单板12V总线最低电压不超过8v。如果12V输入上跌落最长400us,负载最大电流10A,则12v总线上的电容最小为:1000UF 2500UF 500UF 1500UF- o8 \, c" Z4 g5 F% z/ u4 ~
17.电源纹波噪声哪种测量方式最准确?无源探头+示波器设置为50ohm DC模式 无源探头+示波器设置为 1Mohm AC模式 同轴线览 + 10uf电容隔直+ 示波器设置为50ohm +DC模式 有源探头 +示波器设置为50ohm DC模式3 [8 D7 ^/ o7 @7 }; g" a
18.对于二进制信号传输来说,波特率在数值上等于比特率(正确) O3 L: d/ y/ a4 F
19.数字电路设计中经常采用地址的高位译码器来产生芯片的片选(正确)! o3 }% U P( U' X; R: {; d Y
20.温度升高,熔体的表面张力一般将(减少). a2 d/ h3 v# V. p' ~
21.正常情况下,脉冲的下降沿Tf的时间值应该在下述的那个条件下测量 在脉冲峰峰值的10%到90% 在脉冲峰峰值的0到90% 在脉冲的峰峰值的10%到100% 在脉冲的峰峰值的0到100%
) {: u0 V# L/ H. A: E
illfya2poa364025111.png
4 h; t9 O$ U) Y9 h' ^5 T% p' N, V" p22.疲劳破坏是由于裂纹扩展引起的(正确)
& n( K0 Q# f! l6 i$ i23.在数字逻辑电路的设置中,要避免引起”竞争”,可以采用以下的那些方式()
2 Y" g( Q% a5 FA 在电路中增加延时逻辑( E- F9 C! @6 G! x
B 采用同步时序电路# {. w$ o& X; q( D* K/ _
C 采用异步时序电路
4 o) n s# {6 kD 修改状态转换表9 h$ x6 W e# b
24.计算机网络的物理层具有那些功能。关注公众号:硬件笔记本
1 D% N$ R: X6 J& Z$ Y! xA 定义报文的差错控制特性
' \8 |2 Q. H8 O8 rB 定义接口的信号电气特性0 {6 ~- c6 X1 o
C 定义连接器的机械特性) P7 z; [) V! Y1 l2 D c
D 定义报文的路由特性
/ V) a) W, L$ x25.下面关于DMA传输方式,正确的有
! T( S7 X2 G. ^' _A 需要DMA控制器参与传输
. c. \7 \, J1 @; W GB 具有传输速度快,降低CPU的负载的优点$ I O. c1 c4 i+ |1 l
C 传输前后不需要有CPU的参与! q- |/ r; _* A& M
D 计算机系统的地址总线,数据总线,控制总线在CPU和DMA 控制器之间复用。
- H1 U! K+ W M" k8 {! `6 ?- I8 }26.DRAM上电时存储单元的内容是全0,而Flash上电时存储单元的内容是全1。(错误)& Q8 i. k$ {6 E+ _/ l' y
27.眼图可以用来分析高速信号的码间干扰、抖动、噪声和衰减。(正确)
8 h7 Y J" O4 m3 [, G28.以太网交换机将冲突域限制在每个端口,提高了网络性能。(正确)
' v7 q4 s8 T1 Q5 C, f* `6 u* o29.放大电路的输出信号产生非线性失真是由于电路中晶体管的非线性引起的。(正确)8 o7 }, H) F* ^3 K" N% c' Y5 [
30.1的8位二进制补码是0000_0001,-1的8位二进制补码是 1111_1111。(正确)
/ F+ s: B0 D% a* e3 O* h# {31.洗衣机,电冰箱等家用电器都使用三孔插座,是因为如果不接地,家用电器是不能工作的。(错误)2 Y6 |3 Y' ]' ]
32.十进制数据0x5a与0xa5的同或运算结果为:0x00。(正确)
6 i$ \3 ^" a- S) @% a33.硅二极管的正向导通压降比锗二极管的大 (正确)' T9 \% @; f/ @' b4 l6 T
34.一空气平行板电容器,两级间距为d,充电后板间电压为u。然后将电源断开,在平板间平行插入一厚度为d/3的金属板。此时电容器原板间电压变为2U/3
+ L9 V6 X1 a- B1 z35.8086CPU内部包括哪些单元 EU,BIU7 z. g3 {! A, X
36.为了避免50Hz的电网电压干扰放大器,应该用哪种滤波器:带阻滤波器/ h9 L, C' ~ Z3 K; v6 U5 E
37.关于SRAM和DRAM,下面说话正确的是:DRAM使用内部电容来保存信息 SRAM需要定时刷新,否则数据会丢失 SRAM的集成度高于DRAM 只要不掉电,DRAM内的数据不会丢失' M, _! L+ q* [1 C0 A6 u' l
【解析】SRAM和DRAM都是随机存储器,机器掉电后,两者的信息都将丢失。它们的最大区别就是:DRAM是用电容有无电荷来表示信息0和1,为防止电容漏电而导致读取信息出错,需要周期性地给电容充电,即刷新;而SRAM是利用触发器的两个稳态来表示信息0和1,所以不需要刷新。另外,SRAM的存取速度比DRAM更高,常用作高速缓冲存储器Cache。DRAM的集成度要高。因为SRAM需要更大的体积。关注公众号:硬件笔记本
7 E" C8 D9 J- l0 G4 b0 d38.在RS232串口中,采用哪一种校验方式:奇偶校验
' [% V( S% q# E" f39.对于D触发器来说,为了保证可靠的采样,数据必须在时钟信号的上升沿到来之前继续稳定一段时间,这个时间称为: 保持时间 恢复时间 稳定时间 建立时间
: G* k; v0 n, b0 H【解析】setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求.建立时间是指触发器的时钟信号上升沿到来以前数据稳定不变的时间输入信号应提前时钟上升沿 (如上升沿有效)T时间到达芯片这个T就是建立时间-Setup time.如不满足setup time,这个数据就不能被这一时钟打入触发器只有在下一个时钟上升沿数据才能被打入触发器
J+ _6 W f1 z6 P! D- J6 |保持时间是指触发器的时钟信号上升沿到来以后数据稳定不变的时间如果hold time 不够数据同样不能被打入触发器; V: Z7 F! C8 H! d
建立时间 (Setup Time)和保持时间 (Hold time).建立时间是指在时钟边沿前数据信号需要保持不变的时间保持时间是指时钟跳变边沿后数据3 |( J' S) x h
40.本征半导体中加入()元素可形成N型半导体 五价3 q2 t& }6 B" A+ D5 F
【解析】掺杂3价的原子形成P性,掺杂5价格的形成N形半导体
. v1 W6 H6 n7 i: t0 m3 V+ U41.在Buck电路中,不能起到减小纹波作用的措施是 采用多项并联的模式 开关管内置,提高电源的开关频率 输出滤波电容由陶瓷电容改为容量电解电容 增大输出滤波电感量
' _' M& X3 Y; r2 o& J42.关于PCI总线的描述,错误的是: PCI总线是一个16位宽的总线 PCI的地址线与数据线是复用的 PCI是一种独立于处理器的总线标准,可以支持多种处理器 PCI支持即插即用功能
9 g4 ~+ Q9 y6 n5 G1 B. J【解析】总线宽度为32/64位8 z4 D! a* C: l, ~5 s
43.中继器、以太网交换机、路由器分别工作在OSI模型的哪位层次上:物理层、链路层、网络层, d$ R7 ^1 {* l! ?
【解析】
7 ]' V3 M1 k9 J" v2 D( c$ ^$ }物理层: 将数据转换为可通过物理介质传送的电子信号 相当于邮局中的搬运工人
4 |1 q& C2 z1 p S3 E数据链路层: 决定访问网络介质的方式 在此层将数据分帧,并处理流控制。本层指定拓扑结构并提供硬件寻 址。相当于邮局中的装拆箱工人
; f8 V+ O3 p. R* P, x1 t+ w/ V网络层: 使用权数据路由经过大型网络 相当于邮局中的排序工人4 t2 @1 w \& K( C5 I) b, y
传输层: 提供终端到终端的可靠连接 相当于公司中跑邮局的送信职员
. k5 A; n+ C* o t会话层: 允许用户使用简单易记的名称建立连接 相当于公司中收寄信、写信封与拆信封的秘书。关注公众号:硬件笔记本5 e d; K! H4 Z, Y9 f
表示层: 协商数据交换格式 相当公司中简报老板、替老板写信的助理% b6 b( J6 z4 v C8 x0 F
44.模拟信号数字化的过程是 采样->量化->编码# G+ ?- ]8 Z4 Z
投稿/招聘/推广/宣传/技术咨询 请加微信:woniu26a/ { I6 ?( m" I0 e
4yror4sr0kt64025211.jpg
4 v$ U, R( j* ^0 \, v
vx1t1hbc25t64025311.jpg
4 |7 W' k5 B+ L: ~声明:
" J+ l# t+ f& I声明:本号对所有原创、转载文章的陈述与观点均保持中立,推送文章仅供读者学习和交流。文章、图片等版权归原作者享有,如有侵权,联系删除。推荐阅读▼( p/ ?8 Q) C4 i0 x3 R
电路设计-电路分析
; o# ?+ K; J# Y |) D8 U9 _emc相关文章6 j# y# g7 Q: q1 _& b
电子元器件; `6 z) d; V, s a# W. Y
后台回复“加群”,管理员拉你加入同行技术交流群。 |
|